数电电子技术基础习题答案册.doc 48页

'习题答案第一章数制和码制1．数字信号和模拟信号各有什么特点?答：模拟信号——量值的大小随时间变化是连续的。数字信号——量值的大小随时间变化是离散的、突变的（存在一个最小数量单位△）。2．在数字系统中为什么要采用二进制?它有何优点?答：简单、状态数少，可以用二极管、三极管的开关状态来对应二进制的两个数。3.二进制：0、1；四进制：0、1、2、3；八进制：0、1、2、3、4、5、6、7；十六进制：0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F。4.(30.25)10=(11110.01)2=(1E.4)16。(3AB6)16=(0011101010110110)2=(35266)8。(136.27)10=(10001000.0100)2=(88.4)16。5.BE6.ABCD7.(432.B7)16=(010000110010.10110111)2=(2062.556)8。8.二进制数的1和0代表一个事物的两种不同逻辑状态。9.在二进制数的前面增加一位符号位。符号位为0表示正数；符号位为1表示负数。这种表示法称为原码。10.正数的反码与原码相同，负数的反码即为它的正数原码连同符号位按位取反。11.正数的补码与原码相同，负数的补码即为它的反码在最低位加1形成。12.在二进制数的前面增加一位符号位。符号位为0表示正数；符号位为1表示负数。正数的反码、补码与原码相同，负数的反码即为它的正数原码连同符号位按位取反。负数的补码即为它的反码在最低位加1形成。补码再补是原码。13.A:(+1011)2的反码、补码与原码均相同：01011；B:(-1101)2的原码为11101，反码为10010，补码为10011.14.A:(111011)2的符号位为1，该数为负数，反码为100100，补码为100101.B:(001010)2的符号位为0，该数为正，故反码、补码与原码均相同：001010.15.两个用补码表示的二进制数相加时，和的符号位是将两个加数的符号位和来自最高有效数字位的进位相加，舍弃产生的进位得到的结果就是和的符号。+3的补码000011，+15的补码001111，和为010010；+9的补码01001，-12的补码10100，和11101.16.（100001000）BCD=（108）D=（6C）H=（01101100）B。17.A18.A19.常见的十进制代码有8421码，2421码，5211码，余3码，余3循环码；前3种码从左到右每一位的1分别用码的权值表示；余3码的权值为8、4、2、1；余3循环码相邻的两个代码之间仅有一位的状态不同。20.计算机键盘上的按键是ASCII码。1000100101100010110001011001.（参见教材P15表1.5.3）习题答案第二章逻辑代数基础1.二值逻辑是指只有两种对立逻辑状态的逻辑关系。如门的开、关等。二值逻辑中的正逻辑指有1表示高电平，开关闭合等有信号的状态，0表示低电平，开关断开等无信号状态；负逻辑则正好与正逻辑相反。2.见教材P22-23。3.正逻辑与、或、非运算的真值表：48 负逻辑与、或、非运算的真值表：4.连续异或1985个1的结果是1.5.D6.奇数7.18.A9.A10.逻辑函数的对偶函数(A+BC)，反函数()。11.逻辑函数的表示方法有：真值表、逻辑函数式、逻辑电路图、时序图和卡诺图等五种形式。12.用标准积之和表示，则F(A,B,C,D)=(ABC+ACD+ABD+BCD+ABCD)=∑m(7,11,13,14,15)。用标准和之积表示，则F(A,B,C,D)=∏M(0,1,2,3,4,5,6,8,9,10,12)。13.n个变量分别有2n个最小项和最大项。14.ACD三项15.∏M(3,5,7,11,13,14,15)∑m(0,1,2,4,8,10,12)16.F负(A,B,C)=∑m（0，3，5，6)17.最简与或表达式为：；最简或与表达式:18.的最小项之和表达式为：48 的最大项之积表达式为：的与非-与非表达式为：的或非-或非表达式为：或19.20.卡诺图的几何相邻性包括的三种情况：相接相邻、相对相邻、相重相邻。21.48 48 习题答案第三章门电路一、填空1.用以实现基本逻辑运算和复合逻辑运算的单元电路称为门电路。2.常用的门电路在逻辑功能上有与门、或门、非门、与非门、或非门、异或门等几种。3.正逻辑是指以高电平表示逻辑1，低电平表示逻辑0。4.负逻辑是指以低平表示逻辑1，高电平表示逻辑0。5.反相器的输入特性是指从反相器输入端看进去的输入电压与输入电流的关系。6.反相器的输出特性是指从反相器输出端看进去的输出电压与输出电流的关系。7.两个OD与非门线与后，实际的逻辑关系是与或非。8.噪声容限示意图如下图所示。反相器输入为高电平时的噪声容限公式是VNH=VOH(min)-VIH(min)，低电平时的噪声容限公式是VNL=VIL(max)-VOL(max)。9.TTL门电路的输入端负载特性用公式表达为。10.三态门的输出是高电平、低电平和高阻态。二、输入信号的高、低电平分别是5V和0V，R1为3.3kΩ，R2为10kΩ，RC为1kΩ，VCC为5V，VEE为-8V，三极管的β为20，饱和压降与饱和导通时的内阻忽略。计算输入高、低电平时对应的输出电平。答案：48 当vI=VIL=0V时，发射结反偏，三极管截止，iC=0,vO=VCC=5V。当vI=VIH=5V时，深度饱和时三极管的基极电流为满足iB>IBS，故三极管处于深度饱和状态，vO≈0V。三、分析图示电路的逻辑功能。答案：详见教材P11648 四、输入电压波形如图所示，试画出电路的输出电压波形。答案：五、已知图中各门电路都是74系列门电路，指出各门电路的输出是什么状态。答案：Y1为高电平；Y2为低电平；Y3为低电平；Y4为低电平。六、74系列TTL与非门组成如图电路。试求前级门GM能驱动多少个负载门？门GM输出高电平VOH≥3.2V，低电平VOL≤0.4V，输出低电平时输出电流最大值IOLmax=16mA，输出高电平时输出电流最大值IOHmax=-0.4mA，与非门的电流IIL≤-1.6mA，IIH≤0.04mA。答案：在满足VOL≤0.4V的条件下，求得可驱动的负载门数目为48 在满足VOH≥3.2V的条件下，求得可驱动的负载门数目为因此GM最多能驱动5个同样的与非门。七、上题中，若门均为74系列TTL或非门，而其它条件不变，门的参数与上题相同，那么前级门GM能驱动多少个负载门？答案：在满足VOL≤0.4V的条件下，求得可驱动的负载门数目为在满足VOH≥3.2V的条件下，求得可驱动的负载门数目为因此GM最多能驱动5个同样的或非门。八、计算图中上拉电阻RL的阻值范围。前级输出门均为74LS系列OC门，电源VCC=5V，输出高电平VOH≥3.2V，输出低电平VOL≤0.4V。输出管截止时漏电流IOH≤0.1mA，低电平输出时允许的最大负载电流IOL(max)=8mA，后级负载门为74系列TTL与非门，输入电流IIL≤-0.4mA，IIH≤0.02mA。答案：48 RL的最大允许值为RL的最小允许值为故RL的取值范围应为。九、计算图中上拉电阻RL的阻值范围。前级输出门均为74LS系列OC门，电源VCC=5V，输出高电平VOH≥3.2V，输出低电平VOL≤0.4V。输出管截止时漏电流IOH≤0.1mA，低电平输出时允许的最大负载电流IOL(max)=8mA，后级的74系列TTL或非门，输入电流IIL≤-0.4mA，IIH≤0.02mA；后级的74系列TTL非门，输入电流IIL≤-0.4mA，IIH≤0.02mA。答案：RL的最大允许值为RL的最小允许值为故RL的取值范围应为。48 十、三个三态门的输出接到数据总线上，如图所示。（1）简述数据传输原理。（2）若门G1发送数据，各三态门的使能端子应置何种电平？答案：（1）数据传输原理：工作过程中控制各个反相器的EN端轮流等于1，而且任何时候仅有一个等于1，便可轮流把传输到各个反相器输出端的信号送到总线上，而互不干扰。（2）若门G1发送数据，各三态门的使能端子应置于EN1=1，EN2=EN3=0。48 习题答案第四章组合逻辑电路一、填空1.数字电路分成两大类，一类是组合逻辑电路，另一类是时序逻辑电路。2.组合逻辑电路在逻辑功能上的共同特点是任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。3.组合逻辑电路的分析是指由给定的逻辑电路，通过分析找出电路的逻辑功能来。4.组合逻辑电路通常采用的设计方法分为进行逻辑抽象、写出逻辑函数式、选定器件类型、将逻辑函数化简或变换成适当的形式和由化简或变换后的逻辑函数式，画出逻辑电路图五个步骤。5.逻辑状态赋值是指以二值逻辑的0、1两种状态分别代表输入变量和输出变量的两种不同状态。6.编码器的逻辑功能是将输入的每一个高、低电平信号编成一个对应的二进制代码。7.译码器的逻辑功能是将每个输入的二进制代码译成对应的输出高、低电平信号或另外一个代码。8.用具有n位地址输入的数据选择器，可以产生任何形式输入变量数不大于n+1的组合逻辑函数。9.竞争是指门电路两输入信号同时向相反的逻辑电平跳变的现象。10.竞争-冒险是指由于竞争而在电路输出端可能产生尖峰脉冲的现象。二、分析图示电路的逻辑功能。在保证逻辑功能不变的情况下，此电路可否用非门和与非门构成，试画出电路图。答案：根据逻辑电路图写出逻辑表达式：列出真值表：由真值表可见这是一个奇偶判别电路。即当输入A、B、C中有偶数个1时，输出Y等于1。而当输入A、B、C中有奇数个1或全为0时，输出Y等于0。若用非门和与非门构成电路，则逻辑表达式应变换成与非式。48 三、试分析图示(a)和(b)两电路是否具有相同的逻辑功能。如果相同，它们实现的是何逻辑功能。答案：根据逻辑电路图写出逻辑表达式：(a)(b)可见，两电路具有相同的逻辑表达式，因此逻辑功能相同。电路实现的是异或逻辑功能。四、试分析图示电路的逻辑功能。答案：根据逻辑电路图写出逻辑表达式：列出真值表：由真值表可见这是一个同或门电路。即当输入A、B、C相同时，输出Y等于1。而当输入A、B、C不同时，输出Y等于0。五、用两片74HC148接成16线-4线优先编码器。48 六、用两片74HC138接成4线-16线译码器。七、分析图示电路的逻辑功能。各输出为1时，分别表示什么含义？答案：根据逻辑电路图写出逻辑表达式：此电路的逻辑功能为1位数值比较器。当Y1=1时，表示二进制数A>B；当Y2=1时，表示二进制数A=B；当Y3=1时，表示二进制数AR2，会使VT+>2VTH=VDD，VT-<0，而vI的变化范围在0~VDD之间，即达不到阈值而使电路自锁，不能进行状态翻转。3.反相输出的施密特触发器的电压传输特性和普通反相器的电压传输特性有什么不同？答：反相输出的施密特触发器的电压传输特性和普通反相器的电压传输特性的不同点在于输入信号在上升和下降过程中，电路状态转换时对应的输入电平不同。电路状态转换时有正反馈过程，使输出波形边沿变得很陡。4.若反相输出的施密特触发器输入信号波形如图P10-4所示，试画出输出信号的波形。施密特触发器的转换电平VT+、VT-已在输入波形图上标出。图P10-4答：图A10-45.在教材P458图10.2.1给出的由CMOS反相器组成的施密特触发器电路中，若R1=50kΩ，R2=100kΩ，VDD=5V，VTH=VDD/2，试求电路的输入转换电平VT+、VT-以及回差电压△VT。解：6.在图P10-6（a）所示的施密特触发器电路中，已知R1=10kΩ，R2=30kΩ。G1和G2为CMOS反相器，VDD=15V。（1）试计算电路的正向阈值电压VT+、负向阈值电压VT-和回差电压△VT。48 （1）若将图P10-6（b）给出的电压信号加到图P10-6（a）电路的输入端，试画出输出电压的波形。图P10-6解：（1）（2）图A10-61.单稳态触发器输出脉冲的宽度（即暂稳态持续时间）由哪些因素决定？与触发脉冲的宽度和幅度有无关系？答：单稳态触发器输出脉冲的宽度（即暂稳态持续时间）的长短取决于电路内部的时间常数，与触发脉冲的宽度和幅度没有关系。2.比较图10.3.1（教材P467）的微分型单稳态触发器和图10.3.5（教材P469）的积分型单稳态触发器，它们各有何优点、缺点？答：（1）积分型比微分型单稳抗干扰能力强。（2）积分型单稳输出波形的边沿比较差（因为电路状态转换中无正反馈作用)。（3）积分型单稳必须在触发脉冲宽度大于输出脉冲宽度时方能正常工作；而微分型单稳可用窄脉冲触发也可在vd的脉宽大于输出脉宽时电路仍工作，但输出脉冲下降沿较差（vO在返回低电平过程中电路内部不能形成正反馈）3.在教材P467图10.3.1给出的微分型单稳态触发器电路中，已知R=51kΩ，C=0.01μF，电源电压VDD=10V，试求在触发信号作用下输出脉冲的宽度和幅度。解：tW=RCln2=51×103×0.01×10-6×0.69=0.35msVm=VOH-VOL≈10V4.在教材P467图10.3.1给出的微分型单稳态触发器电路中，为加大输出脉冲宽度所采取48 的下列措施哪些是对的，哪些是错的。如果是对的，在（）内打√；如果是错的，在（）内打×：（1）加大Rd（×）；（2）减小R（×）；（3）加大C（√）；（4）提高VDD（×）；（5）增加输入触发脉冲的宽度（×）。1.在教材P469图10.3.5给出的积分型单稳态触发器电路中，若G1和G2为74LS系列门电路，它们的VOH=3.4V，VOL≈0V，VTH=1.1V，R=1kΩ，C=0.01μF，试求在触发信号作用下输出负脉冲的宽度。设触发脉冲的宽度大于输出脉冲的宽度。解：2.图P10-12是用两个集成单稳态触发器74121所组成的脉冲变换电路，外接电阻和电容参数如图中所示。试计算在输入触发信号vI作用下vO1、vO2输出脉冲的宽度，并画出与vI波形相对应的vO1、vO2的电压波形。vI的波形如图中所示。图P10-12解：图A10-12tW1=RCln2=22×103×0.13×10-6×0.69≈2mstW2=RCln2=11×103×0.13×10-6×0.69≈1ms3.在什么条件下电路中的正反馈会使电路产生振荡？在什么条件下电路中的负反馈会使电路产生振荡？48 答：电路中的正反馈会使电路产生振荡的条件：利用闭合回路中的正反馈可以产生振荡，但构成振荡器中的反相器必须工作在电压传输特性的转折区。电路中的负反馈会使电路产生振荡的条件：利用门电路的传输延迟时间将奇数个反相器首尾相接。1.在教材P477图10.4.1给出的对称式多谐振荡器电路中，若RF1=RF2=1kΩ，C1=C2=0.1μF，G1和G2为74LS04（六反相器）中的两个反相器，G1和G2的VOH=3.4V，VTH=1.1V，VIK=-1.5V，R1=20kΩ，求电路的振荡频率。解：其中故得到振荡频率为15.在教材P477图10.4.1给出的对称式多谐振荡器电路中，试判断为提高振荡频率所采取的下列措施哪些是对的，哪些是错的。如果是对的，在（）内打√；如果是错的，在（）内打×：（1）加大电容C（C1=C2=C）的电容量（×）；（2）减小电阻R（RF1=RF2=R）的阻值（√）；（3）提高电源电压（×）。16.图P10-16是由五个同样的与非门接成的环形振荡器。今测得输出信号的重复频率为10MHz，试求每个门的平均传输延迟时间。假定所有与非门的传输延迟时间相同，而且tPHL=tPLH=tpd。解：17．在教材P487图10.4.17给出的脉冲占空比可调的多谐振荡器电路中，已知CMOS集成施密特触发器的电源电压VDD＝15V，VT+=9V，VT-＝4V，试问：(1)为了得到占空比为q＝50％的输出脉冲，R1与R2的比值应取多少？(2)若给定R1=3kΩ，R2=8.2kΩ，C=0.05μF，电路的振荡频率为多少？输出脉冲的占空比又是多少？解：（1）48 （2）18．为什么石英晶体能稳定振荡器的振荡频率？答：当在多谐振荡器电路中接入石英晶体时，振荡器的振荡频率将取决于石英晶体的固有谐振频率f0，而与外接电阻、电容无关。固有谐振频率由石英晶体的结晶方向和外形尺寸决定。所以，频率稳定度极高，石英晶体振荡器的频率稳定度能达到10-10~10-11。19．在555定时器电路中，改变控制电压输入端VCO的电压，可以改变○。①阈值端TH、触发端TR′的电平；②555定时器电路输出的高、低电平；③放电三极管TD的导通与截止电平；④置零输入端RD′的置零电平。答：在555定时器电路中，改变控制电压输入端VCO的电压，可以改变①。20．施密特触发器具有○。①一个稳定状态；②两个稳定状态；③多个稳定状态；④没有稳定状态答：施密特触发器具有②。21．欲将输入的不规则波形转换为脉冲宽度和幅度都相等的矩形波可选用○。①施密特触发器；②多谐振荡器；③单稳态触发器；④数据选择器答：欲将输入的不规则波形转换为脉冲宽度和幅度都相等的矩形波可选用③。22．可以用做延时的电路是○。①译码器；②多谐振荡器；③施密特触发器；④单稳态触发器答：可以用做延时的电路是④。23．555定时器接成单稳态触发器，为改变输出脉冲宽度，可以改变○○○。①电阻R；②电容C；③电源电压VDD；④控制电压输入端的接法；⑤输入信号的脉冲宽度。答：555定时器接成单稳态触发器，为改变输出脉冲宽度，可以改变①②④。24．555定时器接成的多谐振荡器时，为使输出波形的周期T增加，可以○○○○。①增大R1；②增大R2；③增大C；④增加电源电压；⑤增加控制电压输入端的电压。答：555定时器接成的多谐振荡器时，为使输出波形的周期T增加，可以①②③⑤。实际⑤是改变了比较器的基准电压，即改变了电容器的充放电起始值和转换值。25．在图10.5.2（教材P492）用555定时器接成的施密特触发器电路中，用什么方法能调节回差电压的大小？答：电源电压或外接控制电压改变时，可以改变回差电压的大小。26．在图10.5.4（教材P493）用555定时器接成的单稳态触发器电路中，若触发脉冲宽度大于单稳态持续时间，电路能否正常工作？如果不能，则电路应做何修改？答：若触发脉冲宽度大于单稳态持续时间后，输出脉冲宽度将等于触发脉冲的低电平持续时间，而不再取决于电路本身的参数，电路不能正常工作。因此，出现这种情况时，输入端一定要加微分电路。48 27．在图10.5.4（教材P493）用555定时器接成的单稳态触发器电路中，对触发脉冲的幅度有什么要求？答：当输入信号vI发生负跳变时，负脉冲电压应低于555定时器内比较器C2的基准电压VR2，才能使定时器的输出vO变成高电平，电路进入暂稳态。28．在图10.5.6（教材P495）用555定时器接成的多谐振荡器电路中，如果用vO端代替vO′端接到R2C电路输入端，去掉R1，电路能否正常工作？答：电路不能正常工作。因为去掉R1，就断开了电源经R1对电容C的充电通路，振荡器无法形成振荡。若R1存在，电路可以振荡，但会使vO端的负载加重，vO波形变差。29.图P10-29是由555定时器构成的施密特触发器电路。(1)在图P10-29(a)中，当VDD＝15V时，没有外接控制电压，求VT+、VT-及△VT各为多少？(2)在图P10-29(b)中，当VDD＝9V时，外接控制电压VCO＝5V，求VT+、VT-及△VT各为多少？图P10-29解：（1）当VDD＝15V时，，，（2）当VCO＝5V时，，，30.图P10-30是用555定时器组成的开机延时电路。若给定C=25μF，R=91kΩ，VCC＝12V，试计算常闭开关S断开以后经过多长的延迟时间vO才跳变为高电平。图P10-3048 解：31.在图P10-31所示由555定时器构成的多谐振荡器中，若R1=R2=5.1kΩ，C＝0.01μF，VCC＝12V。试求脉冲宽度tW、振荡周期T、振荡频率f、占空比q。图P10-31解：48 习题答案第十一章数—模和模—数转换1.在教材P508图11.2.1所示的权电阻网络D/A转换器中，若取VREF=5V，试求当输入数字量为d3d2d1d0=0101时输出电压的大小。解：2.在权电阻D/A转换器中，若n＝6，并选MSB权电阻R5=10kΩ，试选取其它各位权电阻。解：根据已知条件可得出3.n位权电阻D/A转换器如图P11-3所示。（1）试推导输出电压vO与输入数字量之间的关系式；（2）如n＝8，VREF=10V，当时，如输入数字量为（20）H，试求输出电压值。图P11-3解：（1）（2）十六进制数（20）H=（00100000）24.在教材P510图11.2.3所示的倒T形电阻网络D/A转换器中，已知VREF=-8V，试计算当d3、d2、d1、d0每一位输入代码分别为1时在输出端所产生的模拟电压值。解：5.在教材P511图11.2.5所示的倒T形电阻网络D/A转换器中，给定VREF=5V，试计算（1）输入数字量的d9~d0每一位为1时在输出端所产生的模拟电压值。48 （2）输入为全1、全0和1000000000时对应的输出电压值。解：（1）根据可求得d9~d0每一位为1时在输出端所产生的模拟电压值分别为：-2.5V，-1.25V，-0.625V，-0.313V，-0.156V，-78.13mV，-39.06mV，-19.53mV，-9.77mV，-4.88mV。（2）输入为全1、全0和1000000000时对应的输出电压值分别为：-4.995V，0V，-2.5V。6.在教材P511图11.2.5由CB7520所组成的D/A转换器中，已知VREF=-10V，试计算当输入数字量从全0变到全1时输出电压的变化范围。如果想把输出电压的变化范围缩小一半，可以采取哪些方法？解：由当D=0时，vO=0V；当（全1）时，vO=9.99V。如果想把输出电压的变化范围缩小一半，可以将VREF的绝对值减小一半。也可以将求和放大器的放大倍数减小一半。此时，不能再用芯片内置反馈电阻R，而应外接一个大小等于R/2的反馈电阻。7.某10位倒T型电阻网络D/A转换器如图P11-7所示，当R=Rf时：（1）试求输出电压的取值范围。（2）若要求电路输入数字量为（200）H时输出电压vO=5V，试问VREF应取何值?图P11-7解：（1）（2）十六进制数（200）H=（1000000000）2由所以VREF=-10V8.某一倒T型电阻网络D/A转换器，它的n＝10，VREF=-5V，要求输出电压vO=4V，试问输入二进制数应为多少？为获得20V的输出电压，有人说，在其它条件不变的情况下，增加D/A转换器的位数即可，你认为正确吗？解：（二进制数）对应的十进制数48 将819转换为二进制数819=（1100110011）2要获得20V的输出电压，只能提高基准电压，增加转换器位数只能提高精度和分辨率，且vO最大只能接近VREF值，不可能超过VREF值。9.某一倒T型电阻网络D/A转换器中，若n＝10，d9=d7=1，其余位为0，在输出端测得电压vO=3.125V，问该D/A转换器的基准电压VREF=？解：d9=d7=1，其余位为0所对应的数为1010000000=512+128=640所以10．D/A转换器，其最小分辨电压VLSB＝5mV，最大满刻度输出模拟电压VFSR＝l0V，求该转换器输入二进制数字量的位数。解：由分辨率公式得出11.在10位二进制数D/A转换器中，已知其最大满刻度输出模拟电压VFSR＝5V，求最小分辨电压VLSB和分辨率。解：由得出分辨率为12．在要求A/D转换器的转换时间小于1μs、小于100μs和小于0.1s三种情况，应各选择哪种类型的A/D转换器？答：1μs→并联比较型A/D转换器；100μs→逐次渐进型A/D转换器；0.1s→间接A/D转换器（如双积分型）。13．如果要将一个最大幅值为5.1V的模拟信号转换为数字信号，要求能分辨出5mV的输入信号的变化，试问应选用几位的A/D转换器。解：位14．如果输入电压的最高次谐波频率fi(max)=100kHz，请选择取样周期Ts，并计算最小取样频率fs。应该选择哪种类型的A/D转换器？解：根据取样定理可得取样周期故可以选择逐次渐进型A/D转换器最小取样频率为15．如果将图11.3.7（教材P530）所示并联比较型A/D转换器输出的数字量增加至8位，并采用图11.3.3（b）（教材P526）所示的量化电平划分方法即：四舍五入法，试问最大的量化误差是多少？在保证VREF变化时引起的误差的条件下，VREF的相对稳定度（△VREF/VREF）应为多少？解：量化单位为最大量化误差因为△VREF在最高位比较器的基准电压上引起的误差最大，所以应保证这个误差小于，故得到48 16．在图11.3.8（教材P532）给出的计数式A/D转换器中，若输出的数字量为10位二进制数，时钟信号频率为1MHz，则完成一次转换的最长时间是多少？如果要求转换时间不得大于100μs，那么时钟信号频率应选多少？解：完成一次转换的最长时间约为210-1个CLK周期，即（210-1）×10-6s=1.023ms。要求转换时间小于100μs，则时钟信号周期Tc应满足（210-1）Tc<100×10-6时钟信号频率应满足17．如果将图11.3.10（教材P534）所示逐次渐近型A/D转换器的输出扩展到10位，取时钟信号频率为1MHz，试计算完成一次转换操作所需要的时间。如果要求转换时间不大于10μs，那么时钟信号频率应选多少？解：完成一次转换所需要的时间为（n+2）Tc=12×10-6s=12μs如果要求转换时间不大于10μs，则，所以要求时钟频率大于1.21MHz。18．在图11.3.13（教材P538）所示的双积分型A/D转换器中，若计数器为10位二进制，时钟信号频率为1MHz，试计算转换器的最大转换时间是多少？解：最大转换时间为2n+1Tc=211×10-6s=2.048ms19．双积分型A/D转换器的电压波形如图11.3.12（教材P537）所示（1）分别求出两次积分完毕时，积分器的输出电压。（2）设第一次积分时间为T1，第二次积分时间为T2，问输出数字量与哪个时间成正比？解：（1）第一次积分完毕时，积分器的输出电压为第二次积分完毕时，积分器的输出电压为（2）第二次积分完毕时，计数器的数值为即：输出数字量与时间T1成正比。20．双积分型A/D转换器如图11.3.13（教材P538）所示。（1）若输入电压VImax=1V，要求分辨率≤0.1mV，则二进制计数器总容量N应大于多少？（2）二进制计数器需要多少位？（3）若时钟脉冲频率fc=100KHz，∣vI∣<∣VREF∣=2V，积分器输出电压VOmax=5V，求积分时常数RC=？（4）∣vI∣>∣VREF∣，则转换过程会产生什么现象？解：（1）二进制计数器总容量为（2）由于，所以n=14，考虑附加计数器，则需15位二进制计数器。（3）由于而所以（4）由双积分型A/D转换器的工作原理知，∣vI∣>∣VREF∣时，会使计数器在二次计数时复位溢出后重新计数，而使转换出错。21．某双积分型A/D转换器电路中的计数器由四片十进制计数器组成，它的最大计数容量N1=（5000）10。计数脉冲的频率fc=25KHz，积分器的R=100kΩ，C＝1μF，输入电压vI48 =0~5V。试求：（1）第一次积分的时间T1。（2）积分器的最大输出电压∣VOmax∣。（3）当VREF=±10V，若计数器的计数值N2=（1740）10时，表示输入电压vI为多大？解：（1）第一次积分的时间T1=2nTc=2n/fc=N1/fc=5000×40×10-6=0.2s（2）积分器的最大输出电压（3）由于所以22．逐次渐近型8位A/D转换器电路中，若基准电压VREF=5V，输入电压vI=4.22V，试问其输出数字量d7~d0=？如果其它条件不变，仅改变10位D/A转换器，那么输出数字量又会是多少？请写出两种情况的量化误差。解：由逐次渐近型A/D转换器的工作过程知，vI与8位D/A转换器输出比较。而D/A转换器决定了输出的数字量，所以，实质是通过对D/A转换器的计算确定输出数字量的。由D/A转换器知当D/A转换器的vO=vI时所对应的数字量通过十进制转换成二进制得d7d6d5d4d3d2d1d0=11011000如果换为10位D/A转换器，则通过十进制转换成二进制得d9d8d7d6d5d4d3d2d1d0=1101100000只舍不入时八位情况十位情况四舍五入时八位情况十位情况48'