硬件工程师笔试、面试题及答案详细版.doc 132页

'一.浪潮笔试考察的主要是数电、模电和微机原理的基础知识。1.有源、无源滤波器答案：最初的滤波器主要是由电阻、电感和电容等无源器件构成的无源滤波器，无源滤波器虽然有电路结构简单、使用方便、价格低廉等优点，但它对有用信号成分也会有很大的衰减作用，本身不具备放大能力，而且带负载能力差，性能不够理想。后来，出现了由运放和RC元件等构成的性能优良的有源滤波电路。相继出现了开关电容滤波器、单片集成有源滤波器、数字滤波器。五种滤波器类型：低通滤波器LPF、高通滤波器HPF、全通滤波器APF、带通滤波器BPF、带阻滤波器BEF。有源滤波器是一种重要的信号处理电路，它可以突出有用频段的信号，衰减无用频段的信号，抑制干扰和噪声信号，达到选频和提高信噪比的目的。利用开关电容积分器可以构成开关电容滤波器，除了工作频率外，其精度和其他性能均超过了常规的有源滤波器，达到了实用水平。扩展：activepowerfilter，APF利用可关断电力电子器件，产生与负荷电流中谐波分量大小相等、相位相反的电流来抵消谐波的滤波装置。一、基本概念：　　顾名思义该装置需要提供电源，其应用可克服LC滤波器等传统的谐波抑制和无功补偿方法的缺点（传统的只能固定补偿），实现了动态跟踪补偿，而且可以既补谐波又补无功；三相电路瞬时无功功率理论是APF发展的主要基础理论；APF有并联型和串联型两种，前者用的多；并联有源滤波器主要是治理电流谐波，串联有源滤波器主要是治理电压谐波等引起的问题。有源滤波器同无源滤波器比较，治理效果好，主要可以同时滤除多次及高次谐波，不会引起谐振，但是价位相对高！二、基本原理：　　有源电力滤波器，是采用现代电力电子技术和基于高速DSP器件的数字信号处理技术制成的新型电力谐波治理专用设备。它由指令电流运算电路和补偿电流发生电路两个主要部分组成。指令电流运算电路实时监视线路中的电流，并将模拟电流信号转换为数字信号，送入高速数字信号处理器（DSP）对信号进行处理，将谐波与基波分离，并以脉宽调制（PWM）信号形式向补偿电流发生电路送出驱动脉冲，驱动IGBT或IPM功率模块，生成与电网谐波电流幅值相等、极性相反的补偿电流注入电网，对谐波电流进行补偿或抵消，主动消除电力谐波。三、基本应用：　　谐波主要危害：　　•增加电力设施负荷，降低系统功率因数，降低发电、输电及用电设备的有效容量和效率，造成设备浪费、线路浪费和电能损失；　　• 引起无功补偿电容器谐振和谐波电流放大，导致电容器组因过电流或过电压而损坏或无法投入运行；　　•产生脉动转矩致使电动机振动，影响产品质量和电机寿命；　　•由于涡流和集肤效应，使电机、变压器、输电线路等产生附加功率损耗而过热，浪费电能并加速绝缘老化；　　•谐波电压以正比于其峰值电压的形式增强了绝缘介质的电场强度，降低设备使用寿命；　　•零序（3的倍数次）谐波电流会导致三相四线系统的中线过载，并在三角形接法的变压器绕组内产生环流，使绕组电流超过额定值，严重时甚至引发事故。　　•谐波会改变保护继电器的动作特性，引起继电保护设施的误动作，造成继电保护等自动装置工作紊乱；　　•谐波变改变了电压或电流的变化率和峰值，延缓电弧熄灭，影响断路器的分断容量；　　•使计量仪表特别是感应式电能表产生计量误差；　　•干扰邻近的电力电子设备、工业控制设备和通讯设备，影响设备的正常运行。四、有源滤波的优点和缺点：　　优点：可动态滤除各次谐波，对系统内的谐波能够完全吸收；不会产生谐振。　　缺点：造价太高；受硬件限制，在大容量场合无法使用:有源滤波容量单套不超过100KVA,目前最高适用电网电压不超过450V.五、应用场合　　有源电力滤波器可广泛应用于工业、商业和机关团体的配电网中，如：电力系统、电解电镀企业、水处理设备、石化企业、大型商场及办公大楼、精密电子企业、机场／港口的供电系统、医疗机构等。根据应用对象不同，HTAPF-I型有源电力滤波器的应用将起到保障供电可靠性、降低干扰、提高产品质量、增长设备寿命减少设备损坏等作用。　　■通信行业　　为了满足大规模数据中心机房的运行需要，通信配电系统中的UPS使用容量在大幅上升。据调查，通信低压配电系统主要的谐波源设备为UPS、开关电源、变频空调等。其产生的谐波含量都较高，且这些谐波源设备的位移功率因数极高。通过使用有源滤波器可以提高通信系统及配电系统的稳定性，延长通信设备及电力设备的使用寿命，并且使配电系统更符合谐波环境的设计规范。　　■半导体行业　　大多数半导体行业的3次谐波非常严重，主要是由于企业中使用了大量的单相整流设备。3次谐波属于零序谐波，具备在中性线汇集的特点，导致中性线压力过大，甚至出现打火现象，存在着极大的生产安全隐患。谐波还会造成断路器跳闸，耽误生产时间。3次谐波在变压器内形成环流，加速了变压器的老化。严重的谐波污染必然对配电系统中的设备使用效率和寿命造成影响。　　■石化行业　　由于生产的需要，石化行业中存在着大量泵类负载，并且不少泵类负载都配有变频器。变频器的大量应用使石化行业配电系统中的谐波含量大大增加。目前绝大部分变频器整流环节都是应用6脉冲将交流转化为直流，因此产生的谐波以5次、7次、11次为主。其主要危害表现为对电力设备的危害及在计量方面的偏差。使用有源滤波器可以很好地解决这方面的问题。　　■化纤行业　　为大幅提高熔化率、提高玻璃的熔化质量，以及延长炉龄、节省能源，在化纤行业常用到电助熔加热设备，借助电极把电直接送入燃料加热的玻璃池窑中。这些设备会产生大量的谐波，且三相谐波的频谱和幅值差别比较大。　　■钢铁/中频加热行业 　　钢铁业中常用到的中频炉、轧机、电弧炉等设备都会对电网的电能质量产生重大的影响，使电容补偿柜过载保护动作频繁、变压器和供电线路发热严重、熔断器频繁熔断等，甚至引起电压跌落、闪变。　　■汽车制造业　　焊机是汽车制造业中不可少的设备，由于焊机具有随机性、快速性及冲击性的特点，使大量使用焊机造成严重的电能质量问题，造成焊接质量不稳、自动化程度高的机器人由于电压不稳而不能工作，无功补偿系统无法正常使用等情况。　　■直流电机谐波治理　　大型直流电机场所都需要先通过整流设备将交流电转换为直流电，由于此类工程的负载容量都较大，因此在交流侧存在严重的谐波污染，造成电压畸变，严重时会引起事故。　　■自动化生产线和精密设备的使用　　在自动化生产线和精密设备场合，谐波会影响到其正常使用，使智能控制系统、PLC系统等出现故障。　　■医院系统　　医院对供电的连续性和可靠性有非常严格的要求，0类场所自动恢复供电时间T≤15S，1类场所自动恢复供电时间0.5S≤T≤15S，2类场所自动恢复供电时间T≤0.5S，电压总谐波畸变率THDu≤3%，X光机、CT机、核磁共振都是谐波含量极高的负载。　　■剧场/体育馆　　可控硅调光系统、大型LED设备等都是谐波源，在运行过程中会产生大量的三次谐波，不但造成配电系统的电力设备效率低下，而且还会造成灯光频闪，对通信、有线电视等微弱电回路产生杂音，甚至产生故障。六、主要发展状况：由于有源滤波存在的不足和缺陷，目前国内市场上主要以无源滤波为主；国际上以ABB、ABLEREX（爱普瑞斯）、诺基亚、施耐德（梅兰日兰）、西门子为代表，国内以山大华天，哈工大、西安赛博、南京亚派为代表，另外清华大学电机系研制的CleanPower系列有源电力滤波器在自适应能力，稳定性以及对各种延时的最优补偿方面有了长足的进展，成为了最先进的产品之一。随着电力电子技术的进步，有源电力滤波器以其巨大的技术优势、强大功能、逐渐下降的价格，必将最终取代传统的电容型无功补偿装置，占据市场主流。【原创】讨论有源滤波器和无源滤波器的缺点以THS7327为例看滤波器的集成化发展方向有源滤波器是由集成运放和R、C组成，众所周知它有很多优点，但也有如下缺点:1、相对无源要用运放2、需要提供电源才能工作。3、电阻、运放等，会产生热噪声，使得电路的噪声增大。。4、运算放大器等有源元件的高频特性限制带宽。5、要使用高精度电容与电阻，否则会产生振荡。6、有源元件补偿损耗，才可以得到高Q值无源滤波器常是使用电阻、电感与电容构成。尤其是电感存在以下问题:1、电感的体积大，市面上的1mH电感至少要用1210的封装，比1mH大的电感都要有芯片那么大。2、电感在电路中使用需要考率多方面：磁的影响了很多方面，电路中遇到磁的问题是最麻烦的问题了。3、L与C中寄生电阻产生电路中的损耗等 推荐看一本书     日本人写的就是翻译得太差了《LC滤波器设计与制作》呵呵鉴于以上原因，对滤波器的集成化发展迫不及待，集成化使得运放、电阻、电感的性能进一步提高,也使得电路更为便捷。如TI公司的THS7314/7315/7316/7318/7327/7347等等，都是将滤波器内部集成，通过选通的方式来选择滤波器的频率，THS7327主要是通过对MSB的第6、5、4、3位选择来选取滤波器的频率的，但却仅仅只有5种选择：9/16/35/75/APFMHz；无源滤波器和有源滤波器的区别有哪些？【摘要】：无源滤波器又称LC滤波器，是利用电感、电容和电阻的组合设计构成的滤波电路，可滤除某一次或多次谐波，最普通易于采用的无源滤波器结构是将电感与电容串联，可对主要次谐波（3、3、7）构成低阻抗旁路；单调谐滤波器、双调谐滤波器、高通滤波器都属于无源滤波器。一、无源滤波器的优点无源滤波器具有结构简单、成本低廉、运行可靠性较高、运行费用较低等优点，至今仍是应用广泛的被动谐波治理方法。 二、无源滤波器的分类无源滤波器主要可以分为两大类：调谐滤波器和高通滤波器。 2.1、调谐滤波器调谐滤波器包括单调谐滤波器和双调谐滤波器，可以滤除某一次(单调谐)或两次(双调谐)谐波，该谐波的频率称为调谐滤波器的谐振频率；2.2、高通滤波器高通滤波器也称为减幅滤波器，主要包括一阶高通滤波器、二阶高通滤波器、三阶高通滤波器和c型滤波器，用来大幅衰减高于某一频率的谐波，该频率称为高通滤波器的截止频率。 三、无源滤波器和有源滤波器的区别无源滤波器和有源滤波器，存在以下的区别： 3.1、工作原理无源滤波器由LC等被动元件组成，将其设计为某频率下极低阻抗，对相应频率谐波电流进行分流，其行为模式为提供被动式谐波电流旁路通道；而有源滤波器由电力电子元件和DSP等构成的电能变换设备，检测负载谐波电流并主动提供对应的补偿电流，补偿后的源电流几乎为纯正弦波，其行为模式为主动式电流源输出。 3.2、谐波处理能力无源滤波器只能滤除固定次数的谐波；但完全可以解决系统中的谐波问题，解决企业用电过程中的实际问题，且可以达到国家电力部门的标准；有源滤波器可动态滤除各次谐波。 3.3、系统阻抗变化的影响无源滤波器受系统阻抗影响严重，存在谐波放大和共振的危险；而有源滤波不受影响。3.4、频率变化的影响无源滤波器谐振点偏移，效果降低；有源滤波器不受影响。 3.3、负载增加的影响无源滤波器可能因为超载而损坏；有源滤波器无损坏之危险，谐波量大于补偿能力时，仅发生补偿效果不足而已。3.6、负载变化对谐波补偿效果的影响无源滤波器随着负载的变化而变化；有源滤波器不受负载变化影响。3.7、设备造价 无源滤波器较低；有源滤波器太高。 3.8、应用场合对比分析1.有源滤波容量单套不超过100KVA，无源滤波则无此限制；　　2.有源滤波在提供滤波时，不能或很少提供无功功率补偿，因为要占容量；而无源滤波则同时提供无功功率补偿。　　3.有源滤波目前最高适用电网电压不超过430V，而低压无源滤波最高适用电网电压可达3000V。　　4.无源滤波由于其价格优势、且不受硬件限制，广泛用于电力、油田、钢铁、冶金、煤矿、石化、造船、汽车、电铁、新能源等行业；有源滤波器因无法解决的硬件问题，在大容量场合无法使用，适用于电信、医院等用电功率较小且谐波频率较高的单位，优于无源滤波。无源滤波器英文名称：passivefilter电容器、电抗器和电阻器适当组合而成，并兼有无功补偿和调压功能的滤波器。无源滤波器，又称LC滤波器，是利用电感、电容和电阻的组合设计构成的滤波电路，可滤除某一次或多次谐波，最普通易于采用的无源滤波器结构是将电感与电容串联，可对主要次谐波（3、5、7）构成低阻抗旁路；单调谐滤波器、双调谐滤波器、高通滤波器都属于无源滤波器。无源滤波器的优点　　无源滤波器具有结构简单、成本低廉、运行可靠性较高、运行费用较低等优点，至今仍是应用广泛的被动谐波治理方法。无源滤波器的分类　　无源滤波器主要可以分为两大类：调谐滤波器和高通滤波器。调谐滤波器　　调谐滤波器包括单调谐滤波器和双调谐滤波器，可以滤除某一次(单调谐)或两次(双调谐)谐波，该谐波的频率称为调谐滤波器的谐振频率；高通滤波器　　高通滤波器也称为减幅滤波器，主要包括一阶高通滤波器、二阶高通滤波器、三阶高通滤波器和c型滤波器，用来大幅衰减高于某一频率的谐波，该频率称为高通滤波器的截止频率。无源滤波器的发展历程　　3.1、1917年美国和德国科学家分别发明了LC滤波器，次年导致了美国第一个多路复用系统的出现。　　3.2、20世纪50年代无源滤波器日趋成熟。　　3.3、自60年代起由于计算机技术、集成工艺和材料工业的发展，滤波器发展上了一个新台阶，并且朝着低功耗、高精度、小体积、多功能、稳定可靠和价廉方向努力，其中小体积、多功能、高精度、稳定可靠成为70年代以后的主攻方向。导致RC有源滤波器、数字滤波器、开关电容滤波器和电荷转移器等各种滤波器的飞速发展；　　3.4、到70年代后期，上述几种滤波器的单片集成已被研制出来并得到应用。　　3.5、80年代，致力于各类新型滤波器的研究，努力提高性能并逐渐扩大应用范围。 　　3.6、90年代至现在主要致力于把各类滤波器应用于各类产品的开发和研制。　　当然，对滤波器本身的研究仍在不断进行。我国滤波器行业现状　　我国广泛使用滤波器是50年代后期的事，当时主要用于话路滤波和报路滤波。　　经过半个世纪的发展，我国滤波器在研制、生产和应用等方面已纳入国际发展步伐，但由于缺少专门研制机构，集成工艺和材料工业跟不上来，使得我国许多新型滤波器的研制应用与国际发展有一段距离。无源滤波器和有源滤波器的区别　　无源滤波器和有源滤波器，存在以下的区别：工作原理　　无源滤波器由LC等被动元件组成，将其设计为某频率下极低阻抗，对相应频率谐波电流进行分流，其行为模式为提供被动式谐波电流旁路通道；而有源滤波器由电力电子元件和DSP等构成的电能变换设备，检测负载谐波电流并主动提供对应的补偿电流，补偿后的源电流几乎为纯正弦波，其行为模式为主动式电流源输出。谐波处理能力　　无源滤波器只能滤除固定次数的谐波；但完全可以解决系统中的谐波问题，解决企业用电过程中的实际问题，且可以达到国家电力部门的标准；有源滤波器可动态滤除各次谐波。系统阻抗变化的影响　　无源滤波器受系统阻抗影响严重，存在谐波放大和共振的危险；而有源滤波不受影响。频率变化的影响　　无源滤波器谐振点偏移，效果降低；有源滤波器不受影响。负载增加的影响　　无源滤波器可能因为超载而损坏；有源滤波器无损坏之危险，谐波量大于补偿能力时，仅发生补偿效果不足而已。负载变化对谐波补偿效果的影响　　无源滤波器随着负载的变化而变化；有源滤波器不受负载变化影响。设备造价　　无源滤波器较低；有源滤波器太高。应用场合对比分析　　1.有源滤波容量单套不超过100KVA，无源滤波则无此限制；　　2.有源滤波在提供滤波时，不能或很少提供无功功率补偿，因为要占容量；而无源滤波则同时提供无功功率补偿。　　3.有源滤波目前最高适用电网电压不超过450V，而低压无源滤波最高适用电网电压可达3000V。　　4.无源滤波由于其价格优势、且不受硬件限制，广泛用于电力、油田、钢铁、冶金、煤矿、石化、造船、汽车、电铁、新能源等行业；有源滤波器因无法解决的硬件问题，在大容量场合无法使用，适用于电信、医院等用电功率较小且谐波频率较高的单位，优于无源滤波。主要发展情况　　由于无源滤波的具有大容量低价位的优点，钢铁行业的滤波都采用无源滤波，目前国内滤波市场（电力谐波治理市场）上主要以无源滤波为主。国际上以ABB、诺基亚、施耐德、西门子为代表，国内以温州清华电子、山大华天、哈工大、西安赛博、绿波杰能为代表。发展形势以快速反映，谐波治理彻底，综合控制为主。 2.贴片电容的封装电容：可分为无极性和有极性两类，无极性电容下述两类封装最为常见，即0805、0603；而有极性电容也就是我们平时所称的电解电容，一般我们平时用的最多的为铝电解电容，由于其电解质为铝，所以其温度稳定性以及精度都不是很高，而贴片元件由于其紧贴电路版，所以要求温度稳定性要高，所以贴片电容以钽电容为多，根据其耐压不同，贴片电容又可分为A、B、C、D四个系列，具体分类如下：类型封装形式耐压A321610VB352816VC603225VD734335V贴片电容的尺寸表示法有两种，一种是英寸为单位来表示，一种是以毫米为单位来表示，贴片电容的系列型号有0402、0603、0805、1206、1812、2010、2225、2512，是英寸表示法，04表示长度是0.04英寸，02表示宽度0.02英寸，其他类同型号尺寸（mm）英制尺寸公制尺寸长度及公差宽度及公差厚度及公差040210051.00±0.050.50±0.050.50±0.05060316081.60±0.100.80±0.100.80±0.10080520122.00±0.201.25±0.200.70±0.201.00±0.201.25±0.20120632163.20±0.301.60±0.200.70±0.201.00±0.201.25±0.20121032253.20±0.302.50±0.301.25±0.301.50±0.30180845204.50±0.402.00±0.20≤2.00181245324.50±0.403.20±0.30≤2.50222557635.70±0.506.30±0.50≤2.50303576907.60±0.509.00±0.05≤3.00贴片电容的命名贴片电容的命名:贴片电容的命名所包含的参数有贴片电容的尺寸、做这种贴片电容用的材质、要求达到的精度、要求的电压、要求的容量、端头的要求以及包装的要求例风华系列的贴片电容的命名贴片电容的命名:贴片电容的命名所包含的参数有贴片电容的尺寸、做这种贴片电容用的材质、要求达到的精度、要求的电压、要求的容量、端头的要求以及包装的要求。一般订购贴片电容需提供的参数要有尺寸的大小、要求的精度、电压的要求、容量值、以及要求的品牌即可。例风华系列的贴片电容的命名：0805CG102J500NT0805：是指该贴片电容的尺寸套小，是用英寸来表示的08表示长度是0.08英寸、05 表示宽度为0.05英寸1000mil=1英寸＝25.4mmCG：是表示做这种电容要求用的材质，这个材质一般适合于做小于10000PF以下的电容，102：是指电容容量，前面两位是有效数字、后面的2表示有多少个零102＝10×102也就是＝1000PFJ：是要求电容的容量值达到的误差精度为5％，介质材料和误差精度是配对的500：是要求电容承受的耐压为50V同样500前面两位是有效数字，后面是指有多少个零。N：是指端头材料，现在一般的端头都是指三层电极（银/铜层）、镍、锡T：是指包装方式，T表示编带包装，B表示塑料盒散包装贴片电容的颜色，常规见得多的就是比纸板箱浅一点的黄，和青灰色，这在具体的生产过程中会有产生不同差异贴片电容上面没有印字，这是和他的制作工艺有关（贴片电容是经过高温烧结面成，所以没办法在它的表面印字），而贴片电阻是丝印而成（可以印刷标记）。贴片电容有中高压贴片电容得普通贴片电容，系列电压有6.3V、10V、16V、25V、50V、100V、200V、500V、1000V、2000V、3000V、4000V贴片电容的尺寸表示法有两种，一种是英寸为单位来表示，一种是以毫米为单位来表示，贴片电容系列的型号有0201、0402、0603、0805、1206、1210、1812、2010、2225等。贴片电容的材料常规分为三种，NPO,X7R,Y5VNPO此种材质电性能最稳定，几乎不随温度，电压和时间的变化而变化，适用于低损耗，稳定性要求要的高频电路。容量精度在5％左右，但选用这种材质只能做容量较小的，常规100PF以下，100PF-1000PF也能生产但价格较高X7R此种材质比NPO稳定性差，但容量做的比NPO的材料要高，容量精度在10％左右。Y5V此类介质的电容，其稳定性较差，容量偏差在20％左右，对温度电压较敏感，但这种材质能做到很高的容量，而且价格较低，适用于温度变化不大的电路中。“钽贴片电解电容有黑色或灰色标志的一头是正极，另外一头是负极。对于铝贴片电解电容就和普通直插电解电容一样，有杠杠的那端为负极。”  在网上查到这么一句话，可算是把板子上的钽电解全部平反了！  之前在复位电路总是不正常，查来查去，是复位的钽电解极性接反了！  以往用贴片电解大都就是对付钽电解电容，隐约在意识里知道画杠的一边是接高电位，就没有太注意其极性的表示方法。给医疗组的一哥们问起来：“它不跟普通电解电容一样么？普通电解画白道子的一端是‘负’极啊？再或者它应该和贴片二极管一样吧？二极管也是画白道子的那头是‘负’极诶！”——歪着头一想也是！极性的标识方法也应该有个‘统一’的原则吧？于是在此后焊的板子里所有的钽电解都掉了个头……  终究是以有电容的地方电平被拉得特别低这一现象，标志着我对电解电容极性的表示方法完全混乱。  真服了这种‘下贱’的表示方法，同样是电解电容，钽电解虽然昂贵一点，也不能搞特殊啊！无极性电容以0805、0603两类封装最为常见；0805具体尺寸：2.0×1.25×0.51206具体尺寸：3.0×1.50×0.5贴片电容以钽电容为多，根据其耐压不同，又可分为A、B、C、D四个系列，具体分类如下：类型封装形式耐压A3216 10VB352816VC603225VD734335V贴片钽电容的封装是分为A型（3216），B型（3528），C型（6032），D型（7343），E型（7845）。 -------------------------------------贴片电容正负极区分一种是常见的钽电容，为长方体形状，有“-”标记的一端为正；另外还有一种银色的表贴电容，想来应该是铝电解。上面为圆形，下面为方形，在光驱电路板上很常见。这种电容则是有“-”标记的一端为负。发光二极管：颜色有红、黄、绿、蓝之分，亮度分普亮、高亮、超亮三个等级，常用的封装形式有三类：0805、1206、1210二极管：根据所承受电流的的限度，封装形式大致分为两类，小电流型（如1N4148）封装为1206，大电流型（如IN4007）暂没有具体封装形式，只能给出具体尺寸：5.5X3X0.5 电容电阻外形尺寸与封装的对应关系是:0402=1.0x0.50603=1.6x0.80805=2.0x1.21206=3.2x1.61210=3.2x2.51812=4.5x3.22225=5.6x6.5注：ABCD四类型的封装形式则为其具体尺寸,标注形式为LXSXH1210具体尺寸与电解电容B类3528类型相同0805具体尺寸：2.0X1.25X0.51206具体尺寸：3.0X1.50X0.5 --------------------------------------------------------1.电阻电容的封装形式如何选择，有没有什么原则?比如,同样是104的电容有0603、0805的封装，同样是10uF电容有3216，0805,3528等封装形式，选择哪种封装形式比较合适呢?我看到的电路里常用电阻电容封装：电容：　　0.01uF可能的封装有0603、0805　　10uF的封装有3216、3528、0805　　100uF的有7343　　320pF封装：0603或0805电阻：　　4.7K、10k、330、33既有0603又有0805封装。请问怎么选择这些封装?答：贴片的封装主要有：02011/20W04021/16W06031/10W08051/8W12061/4W电容电阻外形尺寸与封装的对应关系是:0402=1.0x0.50603=1.6x0.80805=2.0x1.2 1206=3.2x1.61210=3.2x2.51812=4.5x3.22225=5.6x6.5电容本身的大小与封装形式无关，封装与标称功率有关。它的长和宽一般是用毫米表示的。但是型号是采用的英寸的表示方法。选择合适的封装第一要看你的PCB空间，是不是可以放下这个器件。一般来说，封装大的器件会比较便宜，小封装的器件因为加工进度要高一点，有可能会贵一点，然后封装大的电容耐压值会比封装小的同容量电容耐压值高，这些都是要根据你实际的需要来选择的，另外，小封装的元器件对贴装要求会高一点，比如SMT机器的精度。如手机里面的电路板，因为空间有限，工作电压低，就可以选用0402的电阻和电容，而大容量的钽电容就多为3216等等大的封装3.耦合、滤波、旁路电容的作用耦合电容的作用是将交流信号从前一级传到下一级。为了不使后一级的工作点不受前一级的影响，就必须在直流方面把前一级和后一级分开。同时，又能使交流信号顺利的从前一级传给后一级，电容能传递交流信号和隔断直流，使前后级的工作点互不牵连。耦合电容的作用是将信号由前级电路传送到后级电路，同时还具有隔离直流及频率相对比较低的信号作用。实际上我们知道电容具有隔直通交的作用，也就是电容可以将交流信号完整的传到下一级电路，同时阻断直流分量的通过。滤掉低频实际上是指电容和它之后的电路的输入阻抗构成一个低频滤波器，滤掉了低频分量，从这个角度也可以解释隔直的作用。滤波电容用在电源整流电路中，用来滤除交流成分。使输出的直流更平滑。去耦电容用在放大电路中不需要交流的地方，用来消除自激，使放大器稳定工作。旁路电容用在有电阻连接时，接在电阻两端使交流信号顺利通过。1.关于去耦电容蓄能作用的理解1）去耦电容主要是去除高频如RF信号的干扰，干扰的进入方式是通过电磁辐射。而实际上，芯片附近的电容还有蓄能的作用，这是第二位的。你可以把总电源看作密云水库，我们大楼内的家家户户都需要供水，这时候，水不是直接来自于水库，那样距离太远了，等水过来，我们已经渴的不行了。 实际水是来自于大楼顶上的水塔,水塔其实是一个buffer的作用。     如果微观来看，高频器件在工作的时候，其电流是不连续的，而且频率很高，而器件VCC到总电源有一段距离，即便距离不长，在频率很高的情况下，阻抗Z＝i*wL+R，线路的电感影响也会非常大，会导致器件在需要电流的时候，不能被及时供给。而去耦电容可以弥补此不足。     这也是为什么很多电路板在高频器件VCC管脚处放置小电容的原因之一（在vcc引脚上通常并联一个去藕电容，这样交流分量就从这个电容接地。）2）有源器件在开关时产生的高频开关噪声将沿着电源线传播。去耦电容的主要功能就是提供 一个局部的直流电源给有源器件，以减少开关噪声在板上的传播和将噪声引导到地 2.旁路电容和去耦电容的区别     去耦：去除在器件切换时从高频器件进入到配电网络中的RF能量。去耦电容还可以为器件供局部化的DC电压源，它在减少跨板浪涌电流方面特别有用。旁路：从元件或电缆中转移出不想要的共模RF能量。这主要是通过产生AC旁路消除无意的能量进入敏感的部分，另外还可以提供基带滤波功能（带宽受限）。我们经常可以看到，在电源和地之间连接着去耦电容，它有三个方面的作用：一是作为本集成电路的蓄能电容；二是滤除该器件产生的高频噪声，切断其通过供电回路进行传播的通路；三是防止电源携带的噪声对电路构成干扰。     在电子电路中，去耦电容和旁路电容都是起到抗干扰的作用，电容所处的位置不同，称呼就不一样了。对于同一个电路来说，旁路（bypass）电容是把输入信号中的高频噪声作为滤除对象，把前级携带的高频杂波滤除，而去耦（decoupling）电容也称退耦电容，是把输出信号的干扰作为滤除对象。电容耦合的作用是将交流信号从前一级传到下一级。当然，耦合的方法还有直接耦合和变压器耦合的方法。直接耦合效率最高，信号又不失真，但是，前后两级的工作点的调整复杂，相互牵连。为了不使后一级的工作点不受前一级的影响，就必须在直流方面把前一级和后一级分开。同时，又能使交流信号顺利的从前一级传给后一级，同时能完成这一任务的方法就是采用电容传输或变压器传输来实现。它们都能传递交流信号和隔断直流，使前后级的工作点互不牵连。但不同的是，用电容传输时，信号的相位要延迟一些，用变压器传输时，信号的高频成份要损失一些。一般情况下，小信号传输时，常用电容作为耦合元件，大信号或强信号的传输，常用变压器作耦合元件。4.存储器形式1．按制造工艺分类半导体存储器可以分为双极型和金属氧化物半导体型两类。双极型（bipolar）由TTL晶体管逻辑电路构成。该类存储器件的工作速度快，与CPU处在同一量级，但集成度低，功耗大，价格偏高，在微机系统中常用做高速缓冲存储器cache。金属氧化物半导体型，简称MOS型。该类存储器有多种制造工艺，如NMOS,HMOS,CMOS,CHMOS等，可用来制造多种半导体存储器件，如静态RAM、动态RAM、EPROM等。该类存储器的集成度高，功耗低，价格便宜，但速度较双极型器件慢。微机的内存主要由MOS型半导体构成。 2．按存取方式分类　　半导体存储器可分为只读存储器（ROM）和随机存取存储器（RAM）两大类 。ROM是一种非易失性存储器，其特点是信息一旦写入，就固定不变，掉电后，信息也不会丢失。在使用过程中，只能读出，一般不能修改，常用于保存无须修改就可长期使用的程序和数据，如主板上的基本输入/输出系统程序BIOS、打印机中的汉字库、外部设备的驱动程序等，也可作为I/O数据缓冲存储器、堆栈等。RAM是一种易失性存储器，其特点是在使用过程中，信息可以随机写入或读出，使用灵活，但信息不能永久保存，一旦掉电，信息就会自动丢失，常用做内存，存放正在运行的程序和数据。（1）ROM的类型　　根据不同的编程写入方式，ROM分为以下几种。①掩膜ROM　　掩膜ROM存储的信息是由生产厂家根据用户的要求，在生产过程中采用掩膜工艺（即光刻图形技术）一次性直接写入的。掩膜ROM一旦制成后，其内容不能再改写，因此它只适合于存储永久性保存的程序和数据。②PROM　　PROM（programmableROM）为一次编程ROM。它的编程逻辑器件靠存储单元中熔丝的断开与接通来表示存储的信息：当熔丝被烧断时，表示信息“0”；当熔丝接通时，表示信息“1”。由于存储单元的熔丝一旦被烧断就不能恢复，因此PROM存储的信息只能写入一次，不能擦除和改写。③EPROM　　EPROM（erasableprogrammableROM）是一种紫外线可擦除可编程ROM。写入信息是在专用编程器上实现的，具有能多次改写的功能。EPROM芯片的上方有一个石英玻璃窗口，当需要改写时，将它放在紫外线灯光下照射约15～20分钟便可擦除信息，使所有的擦除单元恢复到初始状态“1”，又可以编程写入新的内容。由于EPROM在紫外线照射下信息易丢失，故在使用时应在玻璃窗口处用不透明的纸封严，以免信息丢失。④EEPROM　　EEPROM也称E2PROM（electricallyerasableprogrammableROM）是一种电可擦除可编程ROM。它是一种在线（或称在系统，即不用拔下来）可擦除可编程只读存储器。它能像RAM那样随机地进行改写，又能像ROM那样在掉电的情况下使所保存的信息不丢失，即E2PROM兼有RAM和ROM的双重功能特点。又因为它的改写不需要使用专用编程设备，只需在指定的引脚加上合适的电压（如＋5V）即可进行在线擦除和改写，使用起来更加方便灵活。⑤闪速存储器　　闪速存储器（flashmemory），简称Flash或闪存。它与EEPROM类似，也是一种电擦写型ROM。与EEPROM的主要区别是：EEPROM是按字节擦写，速度慢；而闪存是按块擦写，速度快，一般在65～170ns之间。Flash芯片从结构上分为串行传输和并行传输两大类：串行Flash能节约空间和成本，但存储容量小，速度慢；而并行Flash存储容量大，速度快。　　Flash是近年来发展非常快的一种新型半导体存储器。由于它具有在线电擦写，低功耗，大容量，擦写速度快的特点，同时，还具有与DRAM等同的低价位，低成本的优势，因此受到广大用户的青睐。目前，Flash在微机系统、寻呼机系统、嵌入式系统和智能仪器仪表等领域得到了广泛的应用。（2）RAM的类型①SRAM　　SRAM（staticRAM）是一种静态随机存储器。它的存储电路由MOS管触发器构成，用触发器的导通和截止状态来表示信息“0”或“1”。其特点是速度快，工作稳定，且不需要刷新电路，使用方便灵活，但由于它所用MOS管较多，致使集成度低，功耗较大，成本也高。在微机系统中，SRAM常用做小容量的高速缓冲存储器。 ②DRAM　　DRAM（dynamicRAM）是一种动态随机存储器。它的存储电路是利用MOS管的栅极分布电容的充放电来保存信息，充电后表示“1”，放电后表示“0”。其特点是集成度高，功耗低，价格便宜，但由于电容存在漏电现象，电容电荷会因为漏电而逐渐丢失，因此必须定时对DRAM进行充电（称为刷新）。在微机系统中，DRAM常被用做内存（即内存条）。③NVRAM　　NVRAM（nonvolatileRAM）是一种非易失性随机存储器。它的存储电路由SRAM和E2PROM共同构成，在正常运行时和SRAM的功能相同，既可以随时写入，又可以随时读出。但在掉电或电源发生故障的瞬间，它可以立即把SRAM中的信息保存到EEPROM中，使信息得到自动保护。NVRAM多用于掉电保护和保存存储系统中的重要信息。微型计算机中半导体存储器的分类如图5.2所示。　　随着集成电路技术的不断发展，半导体存储器也得到迅速发展，不断涌现出新型存储器芯片。静态RAM有同步突发SRAM（synchronousburstSRAM,SBSRAM）、管道突发SRAM（pipelinedburstSRAM,PBSRAM）等。动态RAM有快速页模式DRAM（fastpagemodeDRAM,FPMDRAM）、扩充数据输出RAM（extendeddataoutputRAM,EDORAM）、同步DRAM（synchronousDRAM,SDRAM）、Rambus公司推出的RDRAM（RambusDRAM）、Intel公司推出的DRDRAM（directRambusDRAM）等。专用存储器芯片有铁电体RAM（ferroeelectricRAM,FRAM）、双口RAM、先进先出存储器（FIFORAM）等。5.FPGA、CPLD特点及区别FPGA(现场可编程门阵列)与CPLD(复杂可编程逻辑器件)都是可编程逻辑器件，它们是在PAL,GAL等逻辑器件的基础之上发展起来的。同以往的PAL,GAL等相比较，FPGA／CPLD的规模比较大，它可以替代几十甚至几千块通用IC芯片。这样的FPGA／CPLD实际上就是一个子系统部件。这种芯片受到世界范围内电子工程设计人员的广泛关注和普遍欢迎。经过了十几年的发展，许多公司都开发出了多种可编程逻辑器件。对用户而言，CPLD与FPGA的内部结构稍有不同，但用法一样，所以多数情况下，不加以区分。FPGA／CPLD芯片都是特殊的ASIC芯片，它们除了具有ASIC的特点之外，还具有以下几个优点：·随着VlSI(VeryLargeScaleIC，超大规模集成电路)工艺的不断提高单一芯片内部可以容纳上百万个晶体管，FPGA／CPLD芯片的规模也越来越大，其单片逻辑门数已达到上百万门，它所能实现的功能也越来越强，同时也可以实现系统集成。·FPGA／CPLD芯片在出厂之前都做过百分之百的测试，不需要设计人员承担投片风险和费用，设计人员只需在自己的实验室里就可以通过相关的软硬件环境来完成芯片的最终功能设计。所以，FPGA／CPLD的资金投入小，节省了许多潜在的花费。 ·用户可以反复地编程、擦除、使用或者在外围电路不动的情况下用不同软件就可实现不同的功能。所以，用FPGA／PLD试制样片，能以最快的速度占领市场。FPGA／CPLD软件包中有各种输入工具和仿真工具，及版图设计工具和编程器等全线产品，电路设计人员在很短的时间内就可完成电路的输入、编译、优化、仿真，直至最后芯片的制作。当电路有少量改动时，更能显示出FPGA／CPLD的优势。电路设计人员使用FPGA／CPLD进行电路设计时，不需要具备专门的IC(集成电路)深层次的知识，FPGA／CPLD软件易学易用，可以使设计人员更能集中精力进行电路设计，快速将产品推向市场。FPGA是现场可编程逻辑门阵列的简称，是电子设计的一个里程碑。CPLD是复杂可变成逻辑器件的简称。尽管FPGA和CPLD都是可编程ASIC器件,有很多共同特点,但由于CPLD和FPGA结构上的差异,具有各自的特点:1）、CPLD更适合完成各种算法和组合逻辑,FPGA更适合于完成时序逻辑。换句话说,FPGA更适合于触发器丰富的结构,而CPLD更适合于触发器有限而乘积项丰富的结构。2）、CPLD的连续式布线结构决定了它的时序延迟是均匀的和可预测的,而FPGA的分段式布线结构决定了其延迟的不可预测性。3）、在编程上FPGA比CPLD具有更大的灵活性。CPLD通过修改具有固定内连电路的逻辑功能来编程,FPGA主要通过改变内部连线的布线来编程;FPGA可在逻辑门下编程,而CPLD是在逻辑块下编程。4）、FPGA的集成度比CPLD高,具有更复杂的布线结构和逻辑实现。5）、CPLD比FPGA使用起来更方便。CPLD的编程采用E2PROM或FASTFLASH技术,无需外部存储器芯片,使用简单。而FPGA的编程信息需存放在外部存储器上,使用方法复杂。6）、CPLD的速度比FPGA快,并且具有较大的时间可预测性。这是由于FPGA是门级编程,并且CLB之间采用分布式互联,而CPLD是逻辑块级编程,并且其逻辑块之间的互联是集总式的。7）、在编程方式上,CPLD主要是基于EEPROM或FLASH存储器编程,编程次数可达1万次,优点是系统断电时编程信息也不丢失。CPLD又可分为在编程器上编程和在系统编程两类。FPGA大部分是基于SRAM编程,编程信息在系统断电时丢失,每次上电时,需从器件外部将编程数据重新写入SRAM中。其优点是可以编程任意次,可在工作中快速编程,从而实现板级和系统级的动态配置。8）、CPLD保密性好,FPGA保密性差。9）、一般情况下,CPLD的功耗要比FPGA大,且集成度越高越明显。随著复杂可编程逻辑器件(CPLD)密度的提高，数字器件设计人员在进行大型设计时，既灵活又容易，而且产品可以很快进入市场。许多设计人员已经感受到CPLD容易使用、时序可预测和速度高等优点，然而，在过去由于受到CPLD密度的限制，他们只好转向FPGA和ASIC。现在，设计人员可以体会到密度高达数十万门的CPLD所带来的好处。 CPLD结构在一个逻辑路径上采用1至16个乘积项，因而大型复杂设计的运行速度可以预测。因此，原有设计的运行可以预测，也很可靠，而且修改设计也很容易。CPLD在本质上很灵活、时序简单、路由性能极好，用户可以改变他们的设计同时保持引脚输出不变。与FPGA相比，CPLD的I/O更多，尺寸更小。如今，通信系统使用很多标准，必须根据客户的需要配置设备以支持不同的标准。CPLD可让设备做出相应的调整以支持多种协议，并随著标准和协议的演变而改变功能。这为系统设计人员带来很大的方便，因为在标准尚未完全成熟之前他们就可以著手进行硬件设计，然后再修改代码以满足最终标准的要求。CPLD的速度和延迟特性比纯软件方案更好，它的NRE费用低於ASIC，更灵活，产品也可以更快入市。CPLD可编程方案的优点如下：●逻辑和存储器资源丰富(CYPRESSDelta39K200的RAM超过480Kb)●带冗余路由资源的灵活时序模型●改变引脚输出很灵活●可以装在系统上后重新编程●I/O数目多●具有可保证性能的集成存储器控制逻辑●提供单片CPLD和可编程PHY方案由于有这些优点，设计建模成本低，可在设计过程的任一阶段添加设计或改变引脚输出，可以很快上市CPLD的结构CPLD是属於粗粒结构的可编程逻辑器件。它具有丰富的逻辑资源(即逻辑门与寄存器的比例高)和高度灵活的路由资源。CPLD的路由是连接在一起的，而FPGA的路由是分割开的。FPGA可能更灵活，但包括很多跳线，因此速度较CPLD慢。CPLD以群阵列（arrayofclusters）的形式排列，由水平和垂直路由通道连接起来。这些路由通道把信号送到器件的引脚上或者传进来，并且把CPLD内部的逻辑群连接起来。CPLD之所以称作粗粒，是因为，与路由数量相比，逻辑群要大得到。CPLD的逻辑群比FPGA的基本单元大得多，因此FPGA是细粒的。CPLD的功能块CPLD最基本的单元是宏单元。一个宏单元包含一个寄存器(使用多达16个乘积项作为其输入)及其它有用特性。因为每个宏单元用了16个乘积项，因此设计人员可部署大量的组合逻辑而不用增加额外的路径。这就是为何CPLD被认为是“逻辑丰富”型的。宏单元以逻辑模块的形式排列(LB)，每个逻辑模块由16个宏单元组成。宏单元执行一个AND操作，然后一个OR操作以实现组合逻辑。每个逻辑群有8个逻辑模块，所有逻辑群都连接到同一个可编程互联矩阵。每个群还包含两个单端口逻辑群存储器模块和一个多端口通道存储器模块。前者每模块有8,192b存储器，后者包含4,096b专用通信存储器且可配置为单端口、多端口或带专用控制逻辑的FIFO。CPLD有什麽好处？I/O数量多CPLD的好处之一是在给定的器件密度上可提供更多的I/O数，有时甚至高达70%。时序模型简单CPLD优于其它可编程结构之处在于它具有简单且可预测的时序模型。这种简单的时序模型主要应归功于CPLD的粗粒度特性。CPLD可在给定的时间内提供较宽的相等状态，而与路由无关。这一能力是设计成功的关键，不但可加速初始设计工作，而且可加快设计调试过程。粗粒CPLD结构的优点CPLD是粗粒结构，这意味著进出器件的路径经过较少的开关，相应地延迟也小。因此，与等效的FPGA相比，CPLD可工作在更高的频率，具有更好的性能。 CPLD的另一个好处是其软件编译快，因为其易于路由的结构使得布放设计任务更加容易执行。细粒FPGA结构的优点FPGA是细粒结构，这意味著每个单元间存在细粒延迟。如果将少量的逻辑紧密排列在一起，FPGA的速度相当快。然而，随著设计密度的增加，信号不得不通过许多开关，路由延迟也快速增加，从而削弱了整体性能。CPLD的粗粒结构却能很好地适应这一设计布局的改变。灵活的输出引脚CPLD的粗粒结构和时序特性可预测，因此设计人员在设计流程的后期仍可以改变输出引脚，而时序仍保持不变。很多设计人员偏爱CPLD是因为它简单易用和高速的优点。CPLD更适合逻辑密集型应用，如状态机和地址解码器逻辑等。而FPGA则更适用于CPU和DSP等寄存器密集型设计。  新的CPLD封装CPLD有多种密度和封装类型，包括单芯片自引导方案。自引导方案在单个封装内集成了FLASH存储器和CPLD，无须外部引导单元，从而可降低设计复杂性并节省板空间。在给定的封装尺寸内，有更高的器件密度共享引脚输出。这就为设计人员提供了“放大”设计的便利，而无须更改板上的引脚输出。CPLD的功耗与同样密度的FPGA相比，CPLD的待机功耗更低。CPLDFPGA（待機電流（在Vcc為1.8V時））50K300μA200MA100K600μA200MA200K1.25mA300mACPLD特别适合那些要求低功耗和低温度的电池供电应用，像手持设备。许多设计人员都熟悉传统的PLD，并喜欢这种结构所固有的灵活性和易用性。CPLD为ASIC和FPGA设计人员提供了一种很好的替代方案，可让他们以更简单、方便易用的结构实现其设计。CPLD现已达到数十万门的密度，并可提供当今通信设计所需的高性能。大于50万门的设计仍需ASIC和FPGA，但对于小型设计，CPLD不失为一个高性价比的替代方案。  FPGA采用了逻辑单元阵列LCA（LOGICCellArray）这样一个新概念，内部包括可配置逻辑模块CLB（ConfigurableLOGICBlock）、输出输入模块IOB（InputOUTPUTBlock）和内部连线（Interconnect）三个部分。FPGA的基本特点主要有：　　1）采用FPGA设计ASIC电路，用户不需要投片生产，就能得到合用的芯片。2）FPGA可做其它全定制或半定制ASIC电路的中试样片。　　3）FPGA内部有丰富的触发器和I／O引脚。　　4）FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。　　5）FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。　　可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。　　目前FPGA的品种很多，有XILINX的XC系列、TI公司的TPC系列、ALTERA 公司的FIEX系列等。　　FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。用户可以根据不同的配置模式，采用不同的编程方式。　　加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。当需要修改FPGA功能时，只需换一片EPROM即可。这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能。因此，FPGA的使用非常灵活。　　FPGA有多种配置模式：并行主模式为一片FPGA加一片EPROM的方式；主从模式可以支持一片PROM编程多片FPGA；串行模式可以采用串行PROM编程FPGA；外设模式可以将FPGA作为微处理器的外设，由微处理器对其编程。随着FPGA门数以及性能的提高，可以将现在的许多数字电路部分下载到FPGA上，实现硬件的软件化，包括51核，DSP核以及其他的一些数字模块，到最后一个系统板子就剩下电源、模拟电路部分，接口部分以及一块FPGA。FPGA可以说是芯片级的PCB板，在一个芯片里设计原来的电子系统的所有数字电路部分。现在也有将ARM核嵌入到FPGA里面的，比如Altera公司的Nois核。Nois是一个软核，是有软件编写的一个32位处理器，并不是硬件上存在的处理核，该核工作频率为50HZ，现在用于许多图像处理以及其他的很多网络设备。利用锁相环技术可以将频率成倍提升，一般的ARM核是将锁相环做到芯片里面的，在变成的时候可以对某个寄存器进行设置从而达到分频和倍频的目的。而将DSP核嵌入到FPGA里面去实现强大的计算功能是Altera公司近期推出的一系列芯片的一个优点。Altera公司的StratixII系列芯片采用内嵌的DSP核，但是其DSP核的计算速度比现在业界上最快的DSP芯片还要快几个数量级6.锁相环电路的组成晶体振荡器、鉴相器、压控振荡器、滤波电路锁相坏电路是一种用来消除频率误差为目的反馈控制电 路，目前市场销售的手机基本上都是采用这种电路来控制射频电路中的压控振荡器。使其输出准确稳定的振荡频率。如锁相坏(PLL)电路出现故障将导致本振的频率输出不准确，则导致手机无信号。目前通信终端设备中对频率的稳定采用的是频率合成CSYN技术。频率合成的基本方法有三种：第一种直接频率合成；第二种锁相频率合成(PLL)；第三种直接数字频率合成(DDS)。由于锁相频率合成技术在电路设计方面(简单)，成本方面控制灵敏度方面，频谱纯净度方面等。都要胜于直接频率合成，与直接数字频率合成。所以被移动通信终端设备广范采用。它在手机电路中的作用是控制压控振荡器输出的频率，相位与基准信号的频率，相位保持同步。锁相坏电路的构成与工作原理：1、 构成：它是由鉴相器(PD)低通滤波器(LPF)压控振荡器(VCO)三部分组成。鉴相器：它是一个相位比较器。基准频率信号和压控振荡器输出的取样频率在其内部进行相位比较，输出误差电压。低通滤波器：是将鉴相器输出的锁相电压进行滤波，滤除电流中的干扰和高频成分。得到一个纯净的直流控制电压。压控振荡器：产生手机所要的某一高频频率。注：SYNEN、SYNCLK、SYNDATA来自CPU控制分频器，对本振信号进行N次分频）。当VCO产生手机所须的某一高频频率。一路去混频管，另一路反馈给锁相环，中的分频器进行N次分频。在这里为什么要进行N次分频呢？首先要说明一下基准频率与VCO振荡取样频率在鉴相要满足3个条件。①频率相同。②幅度相同。③相位不同。为了满足鉴相条件，所以在电路中设置了分频器。VCO振荡频率取样信号送入分频器完成N次分频后，得到一个与基准频率相位不同，但频率和幅度都相同的一个频。它在鉴相器内与基准频率（13M）完成相位比较。输出锁相电压经低通滤波器，滤除掉干扰成分和高频成分后得到一个纯净的直流控制电压，（PX－PC）或（TX－PC）去控制VCO使输出一个精准稳定的频率。　（注：图2中的VCO可以是RXVCO，也可以是TXVCO，工作原理都一样）。直流控制电压具体是如何去控制VCO的频率呢？这里通过一个简单的电路来证明控制过程。图3是一个分离元件组成的振荡电路。当来自鉴相器的电压经R1、R2、C2、C1组成的低通滤波器，滤波后在A点得到一个直流控制电压，并且加到了CD变容二极管的两端上。（CD变容二极管工作在反偏状态）相当于给CD加了一个反向电压，变容二极管的特性是，反向电压与结电容C；成反比的关系。即：V反增大、Cj变小、V反减小、Cj变大。利用结电容的变化改变本振频率。当本振输出的频率信号，由于某种原因发生变化时直流控制电压，就对变容二极管的结电容的容量，进行控制从而达到控制本振频率的目的。本振频率计算公式是 。C在这里相当于，Cj与f0成反比关系。控制过程如下：通过上述一系列的变化达到控制压控振荡器输出精确稳定的频率。从而达到控制VCO的频率。7.信号线上常串入电阻的作用在KY版SKQ2501的许多CPU信号线加串了22欧姆的电阻，如图： （图一）44B0X信号线上加端接电阻的原因记得上次有人提出为什么44B0X电路板上的SDRAM和44B0X之间几根信号线上串了22欧的电阻，有人提出是信号完整性(SI)的缘故，再寻根究底似乎也不甚清楚。刚才忽然想到这个事情，这里提出两个很多人可能也很好奇的问题：1，什么情况下需要这个电阻；2，阻值如何确定       经过一番查证，终于茅塞顿开。       据查，当信号频率超过50MHz时，互连关系必须以传输线考虑，于是便转入高速系统的设计的问题。此时，对互连延迟引起的时序问题以及串扰、传输线效应等信号完整性(SI)问题就必须考虑了。       当传输线线长>(源端信号的上升时间/传输线上每单位长度的带载传输延迟的两倍)时，需要使用端接匹配技术。由于源端与负载端阻抗不匹配会引起线上反射，所以我们要采用端接技术尽量抑制信号反射。关于信号反射的形成这里不做讨论，我们要研究的是如何抑制。       先假设驱动源内阻R0，传输线特性阻抗为Z0，负载阻抗RL。最理想的状态当然是Z0=RL，没反射，实际不可能。端接方式分并行和串行两大类，各有优势。FS44B0X采用串接电阻的方式，通过在尽量靠近源端的位置串行插入一个电阻RS（典型10Ω到75Ω）到传输线中来实现。串行端接是匹配信号源的阻抗，所插入的串行电阻阻值加上驱动源的输出阻抗应大于等于传输线阻抗（轻微过阻尼）。串行端接的优点在于：每条线只需要一个端接电阻，无需与电源相连接，消耗功率小。       总之，这种加电阻的事情是设计高手才干得出的，大家有空可以研究一下高速系统设计，仿真一下。鉴于该板SDRAM控制信号SCLK有40M-66MHz左右，加上导线又长，所以这个22欧的端接电阻不可缺少，其余一些控制线虽然没有如此高的频率，但加上也马马虎虎，反正不至于出问题。唯一的问题在于这个22欧的电阻似乎更应该接近44B0X而不是SDRAM。这么说来，串接10～75欧姆的电阻是为了预防信号反射回发送数据端。故，在PCB布线上，该串接电阻位于要保护的信号发送芯片的附近。其他例子（GX版的SKJ2405)：    （pcb图里，主芯片周围的那些焊盘，大部分是47欧姆的电阻）下图是图一的PCB布线，主芯片周围的那些焊盘，大部分是22欧姆的电阻。两个方案中，2405几乎对所有的信号线都加串了47欧电阻，2501则只对地址线加串51欧电阻（如图二）和对控制线加串22欧电阻。这些都是基于效果与成本来考虑的。（图二）看原理图时，经常看到串一些小电阻，如22欧姆，但是也不是一定串。同样场合有的串，有的不串。请哪位高人指点一下吧：）--------------------------------------------------------------------------------如果是高速信号线上串小电阻，那就应该是终端阻抗匹配。如果是GPIO口上串了小电阻，很可能是抗小能量电压脉冲的 。简单的例子：一个串口通讯的提示信号，当接上串口时，因为瞬间的插拔产生了一个很窄的电压脉冲，如果这个脉冲直接打到GPIO口，很可能打坏芯片，但是串了一个小电阻，很容易把能力给消耗掉。如果脉冲是5mA5.1V，那么过了30ohm后就是5v左右了。。。。。--------------------------------------------------------------------------------增加边沿时间，减少EMI--------------------------------------------------------------------------------谢谢你的讲解，看来是抗窄脉冲的。能再细解释一下。高速信号线频率要到多少才算高速呢？严格来讲，当高速电路中，信号在传输介质上的传输时间大于信号上升沿或者下降沿的1/4时，该传输介质就需要阻抗匹配。一般当PCB走线的长度大于其传输信号的波长的1/10时，我们就就需要考虑阻抗匹配。100MHz以上的高速数字电路就可以考虑阻抗匹配了--------------------------------------------------------------------------------主要是基于阻抗匹配方面的考虑,以达到时序统一,延迟时间,走线电容等不会超过范围!原因在于LAYOUT时可能走线方面不是很匹配!再高速信号重经常可以看到再信号线重串小电阻，请问再LAYOUT时应该把它放在CPU端还是放在信号的终端好些呢？看到过一些centralityGPS公版方案中是放在CPU端，但也看到其他的原理图是放在信号的终端，请求理论支持！一般的做法是在信号源端串小电阻，在信号终端并一个小电阻。在信号源端串一个小电阻，没有公式的理论：一般传输线的特征阻抗为50欧姆左右，而TTL电路输出电阻大概为13欧姆左右，在源端串一个33欧姆的电子，13+33=46大致和50相当，这样就可以抑制从终端反射回来的信号再次反射。在信号接收终端并一个小电阻，没有公式的理论：若信号接收端的输入阻抗很大，所以并接一个51欧姆的电阻，电阻另一端接参考地，以抑制信号终端反射。信号接收终端串接电阻，从抑制信号反射的角度考虑，只有终端输入的电阻小于50欧姆。但IC设计时，考虑到接收能量，不会将接收端的收入电阻设计得小。 如在USB接口上，靠USBPORT端的D+和D-上串一个小电阻，如10欧姆。就是因为USBPORT端的ESD过不了详细出处：http://www.52rd.com/bbs/Archive_Thread.asp?SID=125935&TID=38.关于反馈概念以及举例说明作用反馈电路在各种电子电路中都获得普遍的应用, 反馈是将放大器输出信号(电压或电流)的一部分或全部,回收到放大器输入端与输入信号进行比较(相加或相减),并用比较所得的有效输入信号去控制输出,这就是放大器的反馈过程.凡是回收到放大器输入端的反馈信号起加强输入原输入信号的,使输入信号增加的称正反馈.反之则为负反馈.反馈电路的分类按其电路结构又分为:电流反馈电路和电压反馈电路.正反馈电路多应用在电子振荡电路上,而负反馈电路则多应用在各种高低频放大电路上.因应用较广,负反馈对放大器性能有四种影响:1.负反馈能提高放大器增益的稳定性.2.负反馈能使放大器的通频带展宽.3.负反馈能减少放大器的失真.4.负反馈能提高放大器的信噪比.5.负反馈对放大器的输出输入电阻有影响.对输入电阻ri的影响：串联负反馈使输入电阻增加，并联负反馈使输入电阻减小。对输出电阻ro的影响：电压负反馈使输出电阻减小，电流负反馈使输出电阻增加。1.开环放大器或基本放大器　　图7.1是一个放大器电路，它具有单向性的特点，信号只有从输入到输出一条通路，不存在的通路，特别是没有从输出到输入的通路。这种放大器叫做开环放大器或基本放大器。2、闭环放大器　　改善基本放大器的性能，从基本放大器的输出端到输入端引入一条反向的信号通路，构成这条通路的网络叫做反馈网络，反向传输的信号叫做反馈信号。由基本放大器和反馈网络构成的放大器叫做闭环放大器或反馈放大器。所谓"反馈"，通过的电路形式（反馈网络），把放大电路输出信号的一部分或全部按的方式送回到放大电路的输入端，并影响放大电路的输入信号。这样，电路输入端的实际信号不仅有信号源直接提供的信号，还有输出端反馈回输入端的反馈信号。3、反馈放大器模型　 　　★★★★ 9.单片机上电之后不工作，说明可能存在的原因硬件原因：电源无输出或输出不对若使用外部晶振，晶振没起振或已坏单片机复位电路不对，单片机没有上电复位单片机已损坏软件原因：单片机没有写入程序程序设计漏洞，单片机死机。10.用EDA（如protel）设计电子产品硬件的开发流程以及各步需要注意的事项EDA设计流程的讲解在了解了硬件描述语言的演进过程中，相信各位对VHDL及VerilogHDL与ASICEDA工具之间的关系，应已有基本的认识。在此，让我再强调一次：在高阶设计的领域中，硬件描述语言扮演的角色，只是一种程序语言接口（PLI）；它提供了一个极具弹性的设计入口（designentry），以作为电路设计者与各种计算机辅助设计工具之间沟通的桥梁。因此，若缺少了这些EDA工具，硬件描述语言的剩余价值，也只不过是一种系统规划工具，或是技术文件格式而已。具体地说，整个数字电路的高阶设计概念，可以说就是设计自动化（designautomatize）的实现。理想的情况是：由仿真验证设计是否符合原始设定的规格（specification），以至于诸如逻辑电路的合成与实际晶体管配置与绕线（placeandroute）这一类徒手不易掌控的工作，工程师均能寻求适当的EDA工具来完成整个电路的设计。完整的自动化数字电路设计流程包含了三种主要的EDA工具：仿真器（simulator）、合成器（synthesizer）以及配置与绕线（placeandrouting,P&R）工具；除了P&R工具之外，其余两者绝大部分，均是以VHDL或VerilogHDL作为其程序语言接口。以下，笔者将配合介绍这个典型的自动化设计流程，简述各项EDA工具的基本功用。1.系统规格制定（DefineSpecification）在ASIC设计之初，工程师们须根据产品的应用场合，为ASIC设定一些诸如功能、操作速度、接口规格、环境温度及消耗功率等规格，以做为将来电路设计时的依据。在这方面，目前已有厂商提供系统级仿真器（system-levelsimulator），为系统设计提供不错的解决方案；透过此类仿真器，工程师们可以预估系统的执行效能，并可以最佳化的考量，决定软件模块及硬件模块该如何划分。除此之外，更可进一步规划哪些功能该整合于ASIC内，哪些功能可以设计在电路板上，以符合最大的经济效能比。2.设计描述（DesignDescription）一旦规格制定完成，便依据功能（function）或其它相关考量，将ASIC划分为数个模块（module）；此阶段是整个设计过程中最要的关键之一，它直接影响了ASIC内部的架构及各模块间互动的讯号，更间接影响到后续电路合成的效能及未来产品的可靠性。 决定模块之后，便分交由团队的各个工程师，以VHDL或Verilog等硬件描述语言进行设计－亦即功能的行为描述（behavioraldescription）；为能明确及有效率地描述模块的内部功能，各模块之下可能再细分成数个子模块（sub-module），直到能以可合成（synthesizible）的语法描述为止。这种一层层分割模块的设计技巧，便是一般所谓的阶层式设计（hierarchicaldesign）；这与早期直接以绘制闸级电路进行设计的时代，所使用的技巧是相类似的。此一步骤所完成的设计描述，是进入高阶合成电路设计流程的叩门砖；习惯上，称之为硬件描述语言的设计切入点（HDLdesignentry）。关于此一步骤，亦有相关的辅助工具相继推出。DesignBook便是其中的代表；它利用一般工程师熟悉的图形接口－如状态图及流程图，协助初接触以硬件描述语言进行设计的工程师，自动编写出相对应的硬件语言描述码。效能如何笔者不敢断言，但它能依使用者决定，整合惯用之其它EDA工具的特点，倒是满吸引人的地方。3.功能验证（FunctionVerification）完成步骤2的设计描述，接下来便是利用VHDL或Verilog的电路仿真器，针对先前的设计描述，验证其功能或时序（timing）是否符合由步骤1所制定的规格。通常，称这类验证为功能仿真（functionsimulation），或行为仿真（behavioralsimulation），而这类的HDL电路仿真器，则通称为行为仿真器（behavioralsimulator）。对于这一类功能验证的仿真而言，仿真器并不会考虑实际逻辑闸或联机（connenctwires）所造成的时间延迟（timedelay）、闸延迟（gatedelay）及传递延迟（transportdelay）。取而代之的是，使用单一延迟（unitdelay）的数学模型，来粗略估测电路的逻辑行为；虽然如此无法获得精确的结果，但其所提供的信息，已足够作为工程师，针对电路功能的设计除错之用。为了能顺利完成仿真，在此，您还需要准备一分称为测试平台（testbench）的HDL描述?。在这份测试平台的描述档中，必须尽可能地细描述所有可能影响您设计功能的输入讯号组合，以便激发出错误的设计描述位于何处。幸运的话，或许在几次修改之后，就可得到您想要的结果，顺利进入下一个步骤。4.逻辑电路合成（Logicsynthesis）确定设计描述之功能无误之后，便可藉由合成器（synthesizer）进行电路合成。合成过程中，您必须选择适当的逻辑闸组件库（logiccelllibrary），作为合成逻辑电路时的参考依据。组件库的取得，可能直接来自于您的ASIC供货商（ASICvendor,负责协助客户设计ASIC的厂商）、购自其它组件库供货商（third-partyASIClibraryvendor），或是为了某种特殊原因，您亦可能考虑自行建立。事实上，组件库内含的逻辑闸信息非常广泛，大致上包括了以下各项。cellschematic，用于电路合成，以便产生逻辑电路的网络列表（netlist）。timingmodel，描述各逻辑闸精确的时序模型；组件工程师会萃取各逻辑闸内的寄生电阻及电容进行仿真，进而建立各逻辑闸的实际延迟参数。其中包括闸延迟（gatedelay）、输出入的延迟（inputdelay/outputdelay）及所谓的联机延迟（wiredelay）等；这在进入逻辑闸层次的电路仿真，以及在P&R之后的仿真都会使用到它。routingmodel，描述各逻辑闸在进行绕线时的限制，作为绕线工具的参考资料。siliconphysicallayout，在制作ASIC的光罩（mask）时会使用到它。使用合成器有几个需要注意的事项，其一就是最佳化（optimize）的设定。根据步骤1所制定的规格，工程师可对合成器下达一连串限制条件（constrain），根据这些条件，合成器便会自动合成满足您规格要求的逻辑电路。最常见的三个限制条件（注3）有：操作速度、逻辑闸数及功率消耗。事实上，这三项限制条件之间是呈现互相矛盾的关系；也就是说：一旦您所下的限制条件太过严苛，将使电路合成的速度变得非常的慢，更甚者，有可能在花费大把时间后，仍得不到您想要的结果。 designentry硬件语言设计描述文件，其语法的编写风格（HDLcodingstyle），亦是决定合成器执行效能的另一个因素。事实上，无论是对VHDL或是Verilog而言，合成器所支持的HDL语法均是有限的；过于抽象的语法只适用于编写celllibrary，或是做为系统规划评估时的仿真模型所用，而不为合成器所接受。此外，由于一般合成器的最佳化算法则，都只能达到区域性最佳化（localoptima）；因此，对于过分刁钻的语法描述，将影响合成器在最佳化过程的执行时间。5.逻辑门层次的电路功能验证（Gate-LevelNetlistVerification）由合成器产生的netlist，会在这个阶段进行第二次的电路仿真；一般称之为逻辑闸层次的电路功能验证，或称为P&R前的仿真，简称前段仿真（pre-simulation）。在此阶段，主要的工作是要确认，经由合成器所合成的电路，是否如同原始的设计描述般，符合您的功能需求；利用逻辑闸层次仿真器（gate-levelsimulator），配合在功能验证时已经建立的testbench，便可达到这个目的。这里出现两个新的名词：VITAL（VHDLInitiativeTowardASICLibrary）、library及Veriloglibrary；两者均可视为先前所提及的celllibrary当中的timingmodel。在pre-simulation中，一般只考虑闸延迟，而联机延迟在此处是不予考虑的（通常在电路合成阶段，是无法预测实际联机的长度，因此也就无法推测联机所造成的延迟）。时序变异（timingvariation）是此处经常出现的发生错误，这当中包括了，设定时间（set-uptime）或保持时间（holdingtime）的不符合，以及脉冲干扰（glitch）现象的发生。而这些时序变异，基本上都是只是单纯考虑闸延迟时所造成的结果。6.配置与绕线（PlaceandRouting）这里包含了三项主要的工作：平面规划（floorplanning）、配置（placement）及绕线（routing）。还记得在设计描述的步骤，您已将ASIC划分成数个模块了吗？floorplanning的工作便是，适当地规划这些划分好模块在芯片上的位置。比起模块内逻辑闸间的接线，各模块之间互连讯号的接线，通常会比较长，因此，他们所产生的延迟会主控ASIC的性能；在次微米制程上，此种现象更为显著，这也就是为何先前特别强调，模块划分的重要性。完成平面规划之后，P&R工具便接着完成各模块方块内逻辑闸的放置与绕线。7.绕线后的电路功能验证（PostLayoutVerification）在这个阶段，经过P&R之后的电路，除了须重复验证，是否仍符合原始之功能设计之外，工程师最关心的是，在考虑实体的闸延迟及联机延迟的条件之下，电路能否正常运作。与逻辑闸层次的电路功能验证时发生的情况相同，您将面对诸如set-uptime、holdingtime及glitch的问题；不同的是，此时若真有错误发生，您将面对更冗长的重复修正周期（iterationcycle）。也就是说，您可能需要回到最原始的步骤：修改HDL设计描述，重新再跑一次相同的流程。麻烦还没有完，由于需要参考的参数非常的多，仿真时间将花费您数倍于先前的仿真。经由P&R工具所产生的标准延迟格式（StandardDelayFormat,SDF）档，提供了详实的物理层次的延迟参数；透过VITAL的参数回传机制（back-annotation），仿真器能够精确的预估数字电路的电气行为，并且指示出发生时序错误的时间点，而您所须付出的代价就是“时间”。最后，非常幸运的您完成了这项验证工作，便可以sign-off，等着您的ASICvendor交货了。整个设计流程在此只能算是大概介绍完毕；这当中牵涉到许多未提及的层面，其中包括了时脉（clocktree）、测试设计（DesignforTest）、功能一致性验证（functionequivalencecheck）、以及静态仿真（staticsimulation）等等。结论 假使设计硬件电路能像写软件这样方便，那该是多么美好的景象；硬件描述语言的高阶合成电路设计，为我们打开了这扇窗。事实上，VHDL及VerilogHDL并非唯一的硬件描述语言，基于相似的目的，早期也发展出其它如ABEL及AHDL等硬件语言，但是由于支持的厂商不多，因此目前不如前者来得普遍。最近，VHDL及VerilogHDL的发展协会，为提供更一般化的电路描述，已制定了能够同时描述数字及模拟混合电路的描述语法（注4），相信支持其语法的相关EDA工具，应该能在近期面市。为能迎接系统芯片（SystemonOneChip,SoC）以及智产权（IntellectualProperty,IP）的时代来临，各EDA工具的供货商无不卯足全力，企图在下一世代的设计流程上，站在业界领先的地位。Synopsys及Cadence更是相继推出应用功能一致性验证及静态仿真等技术的产品，例如：Formality、PrimeTime（Synopsys）以及Affirma（Cadence）；其它诸如预先平面规划（pre-floor-planning）等新的设计观念亦不断地被提出。虽然电路的设计工具及观念不断推陈出新，但是对传统的芯片设计厂商而言，如何将这些新的概念，整合进原先的设计流程，才是最重要的问题。希望本文介绍的基本设计流程，能提供初入门者一个完整的概念。笔者相信，只要以这个典型的设计流程为基础，应该不难接受新的设计观念才对.原理图/VHDL文本编辑综合FPGA/CPLD适配FPGA/CPLD编程下载FPGA/CPLD器件和电路系统时序与功能门级仿真1、功能仿真2、时序仿真逻辑综合器结构综合器1、isp方式下载2、JTAG方式下载3、针对SRAM结构的配置4、OTP器件编程功能仿真Protel 99Se线路板制作流程详解一、电路版设计的先期工作   1、利用原理图设计工具绘制原理图，并且生成对应的网络表。当然，有些特殊情况下，如电路版比较简单，已经有了网络表等情况下也可以不进行原理图的设计，直接进入PCB设计系统，在PCB设计系统中，可以直接取用零件封装，人工生成网络表。    2、手工更改网络表 ,将一些元件的固定用脚等原理图上没有的焊盘定义到与它相通的网络上，没任何物理连接的可定义到地或保护地等。将一些原理图和PCB封装库中引脚名称不一致的器件引脚名称改成和PCB封装库中的一致，特别是二、三极管等。   二、画出自己定义的非标准器件的封装库        　建议将自己所画的器件都放入一个自己建立的PCB库专用设计文件。   三、设置PCB设计环境和绘制印刷电路的版框含中间的镂空等       1、进入PCB系统后的第一步就是设置PCB设计环境，包括设置格点大小和类型，光标类型，版层参数，布线参数等等。大多数参数都可以用系统默认值，而且这些参数经过设置之后，符合个人的习惯，以后无须再去修改。      2、规划电路版 ，主要是确定电路版的边框，包括电路版的尺寸大小等等。在需要放置固定孔的地方放上适当大小的焊盘。对于3mm  的螺丝可用6.5~8mm的外径和3.2~3.5mm内径的焊盘对于标准板可从其它板或PCBizard中调入。注意：在绘制电路版地边框前，一定要将当前层设置成KeepOut层，即禁止布线层。  四、打开所有要用到的PCB库文件后，调入网络表文件和修改零件封装这一步是非常重要的一个环节，网络表是PCB自动布线的灵魂，也是原理图设计与印象电路版设计的接口，只有将网络表装入后，才能进行电路版的布线.在原理图设计的过程中，ERC检查不会涉及到零件的封装问题。因此，原理图设计时，零件的封装可能被遗忘，在引进网络表时可以根据设计情况来修改或补充零件的封装。当然，可以直接在PCB内人工生成网络表，并且指定零件封装。  五、布置零件封装的位置，也称零件布局.Protel99可以进行自动布局,也可以进行手动布局。如果进行自动布局，运行"Tools"下面的"Auto Place",用这个命令，你需要有足够的耐心。布线的关键是布局，多数设计者采用手动布局的形式。用鼠标选中一个元件，按住鼠标左键不放，拖住这个元件到达目的地，放开左键，将该元件固定。Protel99在布局方面新增加了一些技巧。新的交互式布局选项包含自动选择和自动对齐。使用自动选择方式可以很快地收集相似封装的元件，然后旋转、展开和整理成组，就可以移动到板上所需位置上了。当简易的布局完成后，使用自动对齐方式整齐地展开或缩紧一组封装相似的元件。           提示：在自动选择时，使用Shift+X或Y和Ctrl+X或Y可展开和缩紧选定组件的X、Y方向。           注意：零件布局，应当从机械结构散热、电磁干扰、将来布线的方便性等方面综合考虑。先布置与机械尺寸有关的器件，并锁定这些器件，然后是大的占位置的器件和电路的核心元件，再是外围的小元件。六、根据情况再作适当调整然后将全部器件锁定       假如板上空间允许则可在板上放上一些类似于实验板的布线区。对于大板子，应在中间多加固定螺丝孔。板上有重的器件或较大的接插件等受力器件边上也应加固定螺丝孔，有需要的话可在适当位置放上一些测试用焊盘，最好在原理图中就加上。将过小的焊盘过孔改大，将所有固定螺丝孔焊盘的网络定义到地或保护地等。放好后用VIEW3D        功能察看一下实际效果，存盘。七、布线规则设置    　布线规则是设置布线的各个规范（象使用层面、各组线宽、过孔间距、布线的拓朴结构等部分规则，可通过Design-Rules的Menu处从其它板导出后，再导入这块板）这个步骤不必每次都要设置，按个人的习惯，设定一次就可以。       选Design-Rules一般需要重新设置以下几点:       1、安全间距(Routing标签的ClearanceConstraint)       它规定了板上不同网络的走线焊盘过孔等之间必须保持的距离。一般板子可设为0.254mm，较空的板子可设为0.3mm，较密的贴片板子可设为0.2-0.22mm，极少数印板加工厂家的生产能力在0.1-0.15mm，假如能征得他们同意你就能设成此值。0.1mm      以下是绝对禁止的。       2、走线层面和方向（Routing标签的RoutingLayers）        此处可设置使用的走线层和每层的主要走线方向。请注意贴片的单面板只用顶层，直插型的单面板只用底层，但是多层板的电源层不是在这里设置的（可以在Design-LayerStackManager中，点顶层或底层后，用AddPlane添加，用鼠标左键双击后设置，点中本层后用Delete删除），机械层也不是在这里设置的（可以在Design-MechanicalLayer中选择所要用到的机械层，并选择是否可视和是否同时在单层显示模式下显示）。机械层1　一般用于画板子的边框； 机械层3　一般用于画板子上的挡条等机械结构件；机械层4　一般用于画标尺和注释等，具体可自己用PCBWizard中导出一个PCAT结构的板子看一下3、过孔形状（Routing标签的RoutingViaStyle）它规定了手工和自动布线时自动产生的过孔的内、外径，均分为最小、最大和首选值，其中首选值是最重要的，下同。4、走线线宽（Routing标签的WidthConstraint）它规定了手工和自动布线时走线的宽度。整个板范围的首选项一般取0.2-0.6mm，另添加一些网络或网络组（NetClass）的线宽设置，如地线、+5伏电源线、交流电源输入线、功率输出线和电源组等。网络组可以事先在Design-NetlistManager中定义好，地线一般可选1mm宽度，各种电源线一般可选0.5-1mm宽度，印板上线宽和电流的关系大约是每毫米线宽允许通过1安培的电流，具体可参看有关资料。当线径首选值太大使得SMD焊盘在自动布线无法走通时，它会在进入到SMD焊盘处自动缩小成最小宽度和焊盘的宽度之间的一段走线，其中Board为对整个板的线宽约束，它的优先级最低，即布线时首先满足网络和网络组等的线宽约束条件。5、敷铜连接形状的设置（Manufacturing标签的PolygonConnectStyle）建议用ReliefConnect方式导线宽度ConductorWidth取0.3-0.5mm4根导线45或90度。其余各项一般可用它原先的缺省值，而象布线的拓朴结构、电源层的间距和连接形状匹配的网络长度等项可根据需要设置。选Tools-Preferences，其中Options栏的InteractiveRouting处选PushObstacle遇到不同网络的走线时推挤其它的走线，IgnoreObstacle为穿过，AvoidObstacle为拦断）模式并选中AutomaticallyRemove（自动删除多余的走线）。Defaults栏的Track和Via      等也可改一下，一般不必去动它们。在不希望有走线的区域内放置FILL填充层，如散热器和卧放的两脚晶振下方所在布线层，要上锡的在Top或BottomSolder相应处放FILL。布线规则设置也是印刷电路版设计的关键之一，需要丰富的实践经验。八、自动布线和手工调整1、点击菜单命令AutoRoute/Setup对自动布线功能进行设置选中除了AddTestpoints以外的所有项，特别是选中其中的LockAllPre-Route选项，RoutingGrid可选1mil等。自动布线开始前PROTEL会给你一个推荐值可不去理它或改为它的推荐值，此值越小板越容易100%布通，但布线难度和所花时间越大。2、点击菜单命令AutoRoute/All开始自动布线假如不能完全布通则可手工继续完成或UNDO一次（千万不要用撤消全部布线功能，它会删除所有的预布线和自由焊盘、过孔）后调整一下布局或布线规则，再重新布线。完成后做一次DRC，有错则改正。布局和布线过程中，若发现原理图有错则应及时更新原理图和网络表，手工更改网络表（同第一步），并重装网络表后再布。3、对布线进行手工初步调整需加粗的地线、电源线、功率输出线等加粗，某几根绕得太多的线重布一下，消除部分不必要的过孔，再次用VIEW3D功能察看实际效果。手工调整中可选Tools-DensityMap查看布线密度，红色为最密，黄色次之，绿色为较松，看完后可按键盘上的End键刷新屏幕。红色部分一般应将走线调整得松一些，直到变成黄色或绿色。九、切换到单层显示模式下（点击菜单命令Tools/Preferences，选中对话框中Display栏的SingleLayer  Mode）将每个布线层的线拉整齐和美观。手工调整时应经常做DRC，因为有时候有些线会断开而你可能会从它断开处中间走上好几根线，快完成时可将每个布线层单独打印出来，以方便改线时参考，其间也要经常用3D显示和密度图功能查看。最后取消单层显示模式，存盘。十、如果器件需要重新标注可点击菜单命令Tools/Re-Annotate并选择好方向后，按OK钮。并回原理图中选Tools-BackAnnotate并选择好新生成的那个*.WAS文件后，按OK钮。原理图中有些标号应重新拖放以求美观，全部调完并DRC通过后，拖放所有丝印层的字符到合适位置。注意字符尽量不要放在元件下面或过孔焊盘上面。对于过大的字符可适当缩小，DrillDrawing可按需放上一些坐标（Place-Coordinate）和尺寸（（Place-Dimension）。最后再放上印板名称、设计版本号、公司名称、文件首次加工日期、印板文件名、文件加工编号等信息（请参见第五步图中所示）。并可用第三方提供的程序来加上图形和中文注释如BMP2PCB.EXE和宏势公司ROTEL99和PROTEL99SE专用PCB汉字输入程序包中的FONT.EXE等。十一、对所有过孔和焊盘补泪滴补泪滴可增加它们的牢度，但会使板上的线变得较难看。顺序按下键盘的S和A键（全选），再选择Tools-Teardrops，选中General栏的前三个，并选Add和Track模式，如果你不需要把最终文件转为PROTEL的DOS版格式文件的话也可用其它模式，后按OK钮。完成后顺序按下键盘的X和A键（全部不选中）。对于贴片和单面板一定要加。十二、放置覆铜区字串7将设计规则里的安全间距暂时改为0.5-1mm并清除错误标记，选Place-PolygonPlane 在各布线层放置地线网络的覆铜（尽量用八角形，而不是用圆弧来包裹焊盘。最终要转成DOS 格式文件的话，一定要选择用八角形）。下图即为一个在顶层放置覆铜的设置举例：设置完成后，再按OK 扭，画出需覆铜区域的边框，最后一条边可不画，直接按鼠标右键就可开始覆铜。它缺省认为你的起点和终点之间始终用一条直线相连，电路频率较高时可选GridSize比TrackWidth大，覆出网格线。相应放置其余几个布线层的覆铜，观察某一层上较大面积没有覆铜的地方，在其它层有覆铜处放一个过孔，双击覆铜区域内任一点并选择一个覆铜后，直接点OK，再点Yes便可更新这个覆铜。几个覆铜多次反复几次直到每个覆铜层都较满为止。将设计规则里的安全间距改回原值。十三、最后再做一次DRC选择其中ClearanceConstraintsMax/Min　WidthConstraintsShortCircuitConstraints和Un-RoutedNets　Constraints这几项，按RunDRC钮，有错则改正。全部正确后存盘。十四、对于支持PROTEL99SE格式（PCB4.0）加工的厂家可在观看文档目录情况下，将这个文件导出为一个*.PCB文件；对于支持PROTEL99格式（PCB3.0）加工的厂家，可将文件另存为PCB3.0二进制文件，做DRC。通过后不存盘退出。在观看文档目录情况下，将这个文件导出为一个*.PCB文件。由于目前很大一部分厂家只能做DOS下的PROTELAUTOTRAX画的板子，所以以下这几步是产生一个DOS版PCB文件必不可少的：1、将所有机械层内容改到机械层1，在观看文档目录情况下，将网络表导出为*.NET文件，在打开本PCB文件观看的情况下，将PCB导出为PROTELPCB2.8ASCIIFILE格式的*.PCB 文件。2、用PROTELFORWINDOWSPCB2.8打开PCB文件，选择文件菜单中的另存为，并选择Autotrax格式存成一个DOS下可打开的文件。3、用DOS下的PROTELAUTOTRAX打开这个文件。个别字符串可能要重新拖放或调整大小。上下放的全部两脚贴片元件可能会产生焊盘X-Y大小互换的情况，一个一个调整它们。大的四列贴片IC也会全部焊盘X-Y互换，只能自动调整一半后，手工一个一个改，请随时存盘，这个过程中很容易产生人为错误。PROTELDOS版可是没有UNDO功能的。假如你先前布了覆铜并选择了用圆弧来包裹焊盘，那么现在所有的网络基本上都已相连了，手工一个一个删除和修改这些圆弧是非常累的，所以前面推荐大家一定要用八角形来包裹焊盘。这些都完成后，用前面导出的网络表作DRC Route中的SeparationSetup，各项值应比WINDOWS版下小一些，有错则改正，直到DRC全部通过为止。也可直接生成GERBER和钻孔文件交给厂家选File-CAMManager按Next>钮出来六个选项，Bom为元器件清单表，DRC为设计规则检查报告，Gerber为光绘文件，NCDrill为钻孔文件，PickPlace为自动拾放文件，TestPoints为测试点报告。选择Gerber后按提示一步步往下做。其中有些与生产工艺能力有关的参数需印板生产厂家提供。直到按下Finish为止。在生成的GerberOutput1上按鼠标右键，选InsertNCDrill加入钻孔文件，再按鼠标右键选GenerateCAMFiles生成真正的输出文件，光绘文件可导出后用CAM350打开并校验。注意电源层是负片输出的。十五、发Email或拷盘给加工厂家，注明板材料和厚度（做一般板子时，厚度为1.6mm，特大型板可用2mm，射频用微带板等一般在0.8-1mm左右，并应该给出板子的介电常数等指标）、数量、加工时需特别注意之处等。Email发出后两小时内打电话给厂家确认收到与否。十六、产生BOM文件并导出后编辑成符合公司内部规定的格式。十七、将边框螺丝孔接插件等与机箱机械加工有关的部分（即先把其它不相关的部分选中后删除），导出为公制尺寸的AutoCADR14的DWG格式文件给机械设计人员。 十八、整理和打印各种文档。如元器件清单、器件装配图（并应注上打印比例）、安装和接线说明等。11.线路板（PCB）级的电磁兼容设计1．引言印制线路板（PCB）是电子产品中电路元件和器件的支撑件，它提供电路元件和器件之间的电气连接，它是各种电子设备最基本的组成部分，它的性能直接关系到电子设备质量的好坏。随着信息化社会的发展，各种电子产品经常在一起工作，它们之间的干扰越来越严重，所以，电磁兼容问题也就成为一个电子系统能否正常工作的关键。同样，随着电于技术的发展，PCB的密度越来越高，PCB设计的好坏对电路的干扰及抗干扰能力影响很大。要使电子电路获得最佳性能，除了元器件的选择和电路设计之外，良好的PCB布线在电磁兼容性中也是一个非常重要的因素。 既然PCB是系统的固有成分，在PCB布线中增强电磁兼容性不会给产品的最终完成带来附加费用。但是，在印制线路板设计中，产品设计师往往只注重提高密度，减小占用空间，制作简单，或追求美观，布局均匀，忽视了线路布局对电磁兼容性的影响，使大量的信号辐射到空间形成骚扰。一个拙劣的PCB布线能导致更多的电磁兼容问题，而不是消除这些问题。在很多例子中，就算加上滤波器和元器件也不能解决这些问题。到最后，不得不对整个板子重新布线。因此，在开始时养成良好的PCB布线习惯是最省钱的办法。有一点需要注意，PCB布线没有严格的规定，也没有能覆盖所有PCB布线的专门的规则。大多数PCB布线受限于线路板的大小和覆铜板的层数。一些布线技术可以应用于一种电路，却不能用于另外一种，这便主要依赖于布线工程师的经验。然而还是有一些普遍的规则存在，下面将对其进行探讨。2．PCB上元器件布局首先，要考虑PCB尺寸大小。PCB尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加；过小，则散热不好，且邻近线条易受干扰。在确定PCB尺寸后．再确定特殊元件的位置。最后，根据电路的功能单元，对电路的全部元器件进行布局。电子设备中数字电路、模拟电路以及电源电路的元件布局和布线其特点各不相同，它们产生的干扰以及抑制干扰的方法不相同。此外高频、低频电路由于频率不同，其干扰以及抑制干扰的方法也不相同。所以在元件布局时，应该将数字电路、模拟电路以及电源电路分别放置，将高频电路与低频电路分开。有条件的应使之各自隔离或单独做成一块电路板。此外，布局中还应特别注意强、弱信号的器件分布及信号传输方向途径等问题。在印制板布置高速、中速和低速逻辑电路时，应按照合理方式排列元器件。在元器件布置方面与其它逻辑电路一样，应把相互有关的器件尽量放得靠近些，这样可以获得较好的抗噪声效果。元件在印刷线路板上排列的位置要充分考虑抗电磁干扰问题。原则之一是各部件之间的引线要尽量短。在布局上，要把模拟信号部分，高速数字电路部分，噪声源部分（如继电器，大电流开关等）这三部分合理地分开，使相互间的信号耦合为最小。时钟发生器、晶振和CPU的时钟输入端都易产生噪声，要相互靠近些。易产生噪声的器件、小电流电路、大电流电路等应尽量远离逻辑电路。如有可能，应另做电路板，这一点十分重要。2.1在确定特殊元件的位置时要遵守以下原则：(1)尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。(2)某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地方。(3)重量超过15g的元器件、应当用支架加以固定，然后焊接。那些又大又重、发热量多的元器件，不宜装在印制板上，而应装在整机的机箱底板上，且应考虑散热问题。热敏元件应远离发热元件。(4)对于电位器、可调电感线圈、可变电容器、微动开关等可调元件的布局应考虑整机的结构要求。若是机内调节，应放在印制板上方便于调节的地方；若是机外调节，其位置要与调节旋钮在机箱面板上的位置相适应。(5)应留出印制板定位孔及固定支架所占用的位置。2.2根据电路的功能单元对电路的全部元器件进行布局时，要符合以下原则：(1)按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。(2)以每个功能电路的核心元件为中心，围绕它来进行布局。元器件应均匀、整齐、紧凑地排列在PCB上，尽量减少和缩短各元器件之间的引线和连接。(3)在高频下工作的电路，要考虑元器件之间的分布参数。一般电路应尽可能使元器件平行排列。这样，不但美观，而且装焊容易，易于批量生产。(4)位于电路板边缘的元器件，离电路板边缘一般不小于2mm 。电路板的最佳形状为矩形。长宽比为3:2或4:3。电路板面尺寸大于200x150mm时．应考虑电路板所受的机械强度。2.3PCB元器件通用布局要求：电路元件和信号通路的布局必须最大限度地减少无用信号的相互耦合：(1)低电子信号通道不能靠近高电平信号通道和无滤波的电源线，包括能产生瞬态过程的电路。(2)将低电平的模拟电路和数字电路分开，避免模拟电路、数字电路和电源公共回线产生公共阻抗耦合。(3)高、中、低速逻辑电路在PCB上要用不同区域。(4)安排电路时要使得信号线长度最小。(5)保证相邻板之间、同一板相邻层面之间、同一层面相邻布线之间不能有过长的平行信号线。(6)电磁干扰（EMI）滤波器要尽可能靠近EMI源，并放在同一块线路板上。(7)DC/DC变换器、开关元件和整流器应尽可能靠近变压器放置，以使其导线长度最小。(8)尽可能靠近整流二极管放置调压元件和滤波电容器。(9)印制板按频率和电流开关特性分区，噪声元件与非噪声元件要距离再远一些。(10)对噪声敏感的布线不要与大电流，高速开关线平行。3．PCB布线3.1印刷线路板与元器件的高频特性：一个PCB的构成是在垂直叠层上使用了一系列的层压、走线和预浸处理的多层结构。在多层PCB中，设计者为了方便调试，会把信号线布在最外层。PCB上的布线是有阻抗、电容和电感特性的。阻抗：布线的阻抗是由铜和横切面面积的重量决定的。例如，1盎司铜则有0.49mΩ／单位面积的阻抗。电容：布线的电容是由绝缘体（EoEr）电流到达的范围（A）以及走线间距（h）决定的。用等式表达为C＝EoErA/h，Eo是自由空间的介电常数（8.854pF/m），Er是PCB基体的相关介电常数（在FR4碾压板中该值为4.7）电感：布线的电感平均分布在布线中，大约为1nH/mm。对于1盎司铜线来说，在0.25mm（10mil）厚的FR4碾压板上，位于地线层上方的0.5mm（20mil）宽、20mm（800mil）长的线能产生9.8mΩ的阻抗，20nH的电感以及与地之间1.66pF的耦合电容。在高频情况下，印刷线路板上的走线、过孔、电阻、电容、接插件的分布电感与电容等不可忽略。电容的分布电感不可忽略，电感的分布电容不可忽略。电阻会产生对高频信号的反射和吸收。走线的分布电容也会起作用。当走线长度大于噪声频率相应波长的1/20时，就产生天线效应，噪声通过走线向外发射。印刷线路板的过孔大约引起0.5pF的电容。一个集成电路本身的封装材料引入2~6pF电容。一个线路板上的接插件，有520nH的分布电感。一个双列直插的24引脚集成电路插座，引入4~18nH的分布电感。这些小的分布参数对于运行在较低频率下的微控制器系统是可以忽略不计的；而对于高速系统必须予以特别注意。下面便是避免PCB布线分布参数影响而应该遵循的一般要求：(1)增大走线的间距以减少电容耦合的串扰；(2)平行地布电源线和地线以使PCB电容达到最佳；(3)将敏感的高频线布在远离高噪声电源线的地方以减少相互之间的耦合；(4)加宽电源线和地线以减少电源线和地线的阻抗。 3.2分割：分割是指用物理上的分割来减少不同类型线之间的耦合，尤其是通过电源线和地线的耦合。在地线面，非金属的沟用来隔离四个地线面。L和C作为板子上的每一部分的过滤器，减少不同电路电源面间的耦合。高速数字电路由于其更高的瞬时功率需求而要求放在靠近电源入口处。接口电路可能会需要抗静电放电（ESD）和暂态抑制的器件或电路来提高其电磁抗扰性，应独立分割区域。对于L和C来说，最好不同分割区域使用各自的L和C，而不是用一个大的L和C，因为这样它便可以为不同的电路提供不同的滤波特性。3.3基准面的射频电流抑制：不管是对多层PCB的基准接地层还是单层PCB的地线，电流的路径总是从负载回到电源。返回通路的阻抗越低，PCB的电磁兼容性能越好。由于流动在负载和电源之间的射频电流的影响，长的返回通路将在彼此之间产生射频耦合，因此返回通路应当尽可能的短，环路区域应当尽可能的小。3.4布线分离：布线分离的作用是将PCB同一层内相邻线路之间的串扰和噪声耦合最小化。所有的信号（时钟，视频，音频，复位等等）在线与线、边沿到边沿间应在空间上远离。为了进一步的减小电磁耦合，将基准地布放在关键信号附近或之间以隔离其他信号线上产生的或信号线相互之间产生的耦合噪声。3.5电源线设计：根据印制线路板电流的大小，尽量加粗电源线宽度，减少环路电阻。同时、使电源线、地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。3.6抑制反射干扰与终端匹配:为了抑制出现在印制线终端的反射干扰，除了特殊需要之外，应尽可能缩短印制线的长度和采用慢速电路。必要时可加终端匹配。根据经验，对一般速度较快的TTL电路，其印制线条长于10cm以上时就应采用终端匹配措施。匹配电阻的阻值应根据集成电路的输出驱动电流及吸收电流的最大值来决定。时钟信号较多采用串联匹配。3.7保护与分流线路：在时钟电路中，局部去耦电容对于减少沿着电源干线的噪声传播有着非常重要的作用。但是时钟线同样需要保护以免受其他电磁干扰源的干扰，否则，受扰时钟信号将在电路的其他地方引起问题。设置分流和保护线路是对关键信号（比如：对在一个充满噪声的环境中的系统时钟信号）进行隔离和保护的非常有效的方法。PCB内的分流或者保护线路是沿着关键信号的线路两边布放隔离保护线。保护线路不仅隔离了由其他信号线上产生的耦合磁通，而且也将关键信号从与其他信号线的耦合中隔离开来。分流线路和保护线路之间的不同之处在于分流线路不必两端端接（与地连接），但是保护线路的两端都必须连接到地。为了进一步的减少耦合，多层PCB中的保护线路可以每隔一段就加上到地的通路。3.8局部电源和IC间的去耦： 在直流电源回路中，负载的变化会引起电源噪声。例如在数字电路中，当电路从一个状态转换为另一种状态时，就会在电源线上产生一个很大的尖峰电流，形成瞬变的噪声电压。局部去耦能够减少沿着电源干线的噪声传播。连接着电源输入口与PCB之间的大容量旁路电容起着一个低频骚扰滤波器的作用，同时作为一个电能贮存器以满足突发的功率需求。此外，在每个IC的电源和地之间都应当有去耦电容，这些去耦电容应该尽可能的接近IC引脚，这将有助于滤除IC的开关噪声。配置去耦电容可以抑制因负载变化而产生的噪声，是印制线路板的可靠性设计的一种常规做法，配置原则如下：(1)电源输入端跨接10~100μF的电解电容器。如有可能，接100μF以上的更好。(2)原则上每个集成电路芯片都应布置一个0.01μF的瓷片电容，如遇印制板空隙不够，可每4~8个芯片布置一个1~10μF的钽电容。这种器件的高频阻抗特别小，在500kHz～20MHz范围内阻抗小于1Ω，而且漏电流很小（0.5μA以下）。最好不用电解电容，电解电容是两层溥膜卷起来的，这种结构在高频时表现为电感。(3)对于抗噪能力弱、关断时电源变化大的器件，如RAM、ROM存储器件，应在芯片的电源线和地线之间直接接入高频退耦电容。(4)电容引线不能太长，尤其是高频旁路电容不能有引线。去耦电容值的选取并不严格，可按C=1/f计算：即10MHz取0.1μF。对微控制器构成的系统，取0.1~0.01μF之间都可以。好的高频去耦电容可以去除高到1GHz的高频成份。陶瓷片电容或多层陶瓷电容的高频特性较好。此外，还应注意以下两点：(1)在印制板中有接触器、继电器、按钮等元件时．操作它们时均会产生较大火花放电，必须采用RC吸收电路来吸收放电电流。一般R取1~2kΩ，C取2.2~4.7μF。(2)CMOS的输入阻抗很高，且易受感应，因此在使用时对不用端要通过电阻接地或接正电源。3.9布线技术：3.9.1过孔过孔一般被使用在多层印制线路板中。当是高速信号时，过孔产生1到4nH的电感和0.3到0.5pF的电容。因此，当铺设高速信号通道时，过孔应该被保持绝对的最少。对于高速的并行线（如地址和数据线），如果层的改变是不可避免，应该确保每根信号线的过孔数一样。3.9.245度角的路径与过孔相似，直角的转弯路径应该被避免，因为它在内部的边缘能产生集中的电场。该场能耦合较强噪声到相邻路径，因此，当转动路径时全部的直角路径应该采用45度。3.9.3短截线短截线会产生反射，同时也潜在增加辐射天线的可能。虽然短截线长度可能不是任何系统已知信号波长的四分之一整数，但是附带的辐射可能在短截线上产生振荡。因此，避免在传送高频率和敏感的信号路径上使用短截线。3.9.4树型信号线排列虽然树型排列适用于多个PCB印制线路板的地线连接，但它带有能产生多个短截线的信号路径。因此，应该避免用树型排列高速和敏感的信号线。3.9.5辐射型信号线排列辐射型信号排列通常有最短的路径，以及产生从源点到接收器的最小延迟，但是这也能产生多个反射和辐射干扰，所以应该避免用辐射型排列高速和敏感信号线。3.9.6不变的路径宽度信号路径的宽度从驱动到负载应该是常数。改变路径宽度时路径阻抗（电阻，电感，和电容）会产生改变，从而产生反射和造成线路阻抗不平衡。所以最好保持路径宽度不变。 3.9.7洞和过孔密集经过电源和地层的过孔的密集会在接近过孔的地方产生局部化的阻抗差异。这个区域不仅成为信号活动的“热点”，而且供电面在这点是高阻，影响射频电流传递。3.9.8切分孔隙与洞和过孔密集相同，电源层或地线层切分孔隙（即长洞或宽通道）会在电源层和地层范围内产生不一致的区域，就象绝缘层一样减少他们的效力，也局部性地增加了电源层和地层的阻抗。3.9.9接地金属化填充区所有的金属化填充区应该被连接到地，否则，这些大的金属区域能充当辐射天线。3.9.10最小化环面积保持信号路径和它的地返回线紧靠在一起将有助于最小化地环，因而，也避免了潜在的天线环。对于高速单端信号，有时如果信号路径没有沿着低阻的地层走，地线回路可能也必须沿着信号路径流动来布置。3.10其它布线策略：采用平行走线可以减少导线电感，但导线之间的互感和分布电容会增加，如果布局允许，电源线和地线最好采用井字形网状布线结构，具体做法是印制板的一面横向布线，另一面纵向布线，然后在交叉孔处用金属化孔相连。为了抑制印制板导线之间的串扰，在设计布线时应尽量避免长距离的平行走线，尽可能拉开线与线之间的距离，信号线与地线及电源线尽可能不交叉。在一些对干扰十分敏感的信号线之间设置一根接地的印制线，可以有效地抑制串扰。3.10.1为了避免高频信号通过印制导线时产生的电磁辐射，在印制线路板布线时，需注意以下几点：(1)布线尽可能把同一输出电流而方向相反的信号利用平行布局方式来消除磁场干扰。(2)尽量减少印制导线的不连续性，例如导线宽度不要突变，导线的拐角应大于90度，禁止环状走线等。(3)时钟信号引线最容易产生电磁辐射干扰，走线时应与地线回路相靠近。(4)总线驱动器应紧挨其欲驱动的总线。对于那些离开印制线路板的引线，驱动器应紧紧挨着连接器。(5)由于瞬变电流在印制线条上所产生的冲击干扰主要是由印制导线的电感成分造成的，因此应尽量减小印制导线的电感量。印制导线的电感量与其长度成正比，与其宽度成反比，因而短而精的导线对抑制干扰是有利的。时钟引线、行驱动器或总线驱动器的信号线常常载有大的瞬变电流，印制导线要尽可能短。对于分立元件电路，印制导线宽度在1.5mm左右时，即可完全满足要求；对于集成电路，印制导线宽度可在0.2～1.0mm之间选择。(6)发热元件周围或大电流通过的引线尽量避免使用大面积铜箔，否则，长时间受热时，易发生铜箔膨胀和脱落现象。必须用大面积铜箔时，最好用栅格状，这样有利于排除铜箔与基板间粘合剂受热产生的挥发性气体。(7)焊盘中心孔要比器件引线直径稍大一些。焊盘太大易形成虚焊。焊盘外径D一般不小于(d+1.2)mm，其中d为引线孔径。对高密度的数字电路，焊盘最小直径可取(d+1.0)mm。 3.10.2印刷线路板的布线还要注意以下问题：(1)专用零伏线，电源线的走线宽度≥1mm；(2)电源线和地线尽可能靠近，以便使分布线电流达到均衡；(3)要为模拟电路专门提供一根零伏线；(4)为减少线间串扰，必要时可增加印刷线条间距离；(5)有意安插一些零伏线作为线间隔离；(6)印刷电路的插头也要多安排一些零伏线作为线间隔离；(7)特别注意电流流通中的导线环路尺寸；(8)如有可能，在控制线（于印刷板上）的入口处加接R-C滤波器去耦，以便消除传输中可能出现的干扰因素。3.11PCB布线通用规则：在设计印制线路板时，应注意以下几点：(1)从减小辐射骚扰的角度出发，应尽量选用多层板，内层分别作电源层、地线层，用以降低供电线路阻抗，抑制公共阻抗噪声，对信号线形成均匀的接地面，加大信号线和接地面间的分布电容，抑制其向空间辐射的能力。(2)电源线、地线、印制板走线对高频信号应保持低阻抗。在频率很高的情况下，电源线、地线、或印制板走线都会成为接收与发射骚扰的小天线。降低这种骚扰的方法除了加滤波电容外，更值得重视的是减小电源线、地线及其他印制板走线本身的高频阻抗。因此，各种印制板走线要短而粗，线条要均匀。(3)电源线、地线及印制导线在印制板上的排列要恰当，尽量做到短而直，以减小信号线与回线之间所形成的环路面积。(4)时钟发生器尽量靠近到用该时钟的器件。(5)石英晶体振荡器外壳要接地。(6)用地线将时钟区圈起来，时钟线尽量短。(7)印制板尽量使用45°折线而不用90°折线布线以减小高频信号对外的发射与耦合。(8)单面板和双面板用单点接电源和单点接地；电源线、地线尽量粗。(9)I/O驱动电路尽量靠近印刷板边的接插件，让其尽快离开印刷板。(10)关键的线要尽量粗，并在两边加上保护地。高速线要短而直。(11)元件引脚尽量短，去耦电容引脚尽量短，去耦电容最好使用无引线的贴片电容。(12)对A/D类器件，数字部分与模拟部分地线宁可统一也不要交叉。(13)时钟、总线、片选信号要远离I/O线和接插件。(14)模拟电压输入线、参考电压端要尽量远离数字电路信号线，特别是时钟。(15)时钟线垂直于I/O线比平行I/O线干扰小，时钟元件引脚需远离I/O电缆。(16)石英晶体下面以及对噪声敏感的器件下面不要走线。(17)弱信号电路，低频电路周围不要形成电流环路。(18)任何信号都不要形成环路，如不可避免，让环路区尽量小。4．PCB板的地线设计在电子设备中，接地是控制干扰的重要方法。如能将接地和屏蔽正确结合起来使用，可解决大部分干扰问题。电子设备中地线结构大致有系统地、机壳地（屏蔽地）、数字地（逻辑地）和模拟地等。在PCB板的地线设计中，接地技术既应用于多层PCB，也应用于单层PCB。接地技术的目标是最小化接地阻抗，从此减少从电路返回到电源之间的接地回路的电势。 (1)正确选择单点接地与多点接地在低频电路中，信号的工作频率小于1MHz，它的布线和器件间的电感影响较小，而接地电路形成的环流对干扰影响较大，因而应采用一点接地。当信号工作频率大于10MHz时，地线阻抗变得很大，此时应尽量降低地线阻抗，应采用就近多点接地。当工作频率在1~10MHz时，如果采用一点接地，其地线长度不应超过波长的1/20，否则应采用多点接地法。高频电路宜采用多点串联接地，地线应短而粗，高频元件周围尽量布置栅格状大面积接地铜箔。(2)将数字电路与模拟电路分开电路板上既有高速逻辑电路，又有线性电路，应使它们尽量分开，而两者的地线不要相混，分别与电源端地线相连。要尽量加大线性电路的接地面积。(3)尽量加粗接地线若接地线很细，接地电位则随电流的变化而变化，致使电子设备的定时信号电平不稳，抗噪声性能变坏。因此应将接地线尽量加粗，使它能通过三倍于印制线路板的允许电流。如有可能，接地线的宽度应大于3mm。(4)将接地线构成闭环路设计只由数字电路组成的印制线路板的地线系统时，将接地线做成闭环路可以明显的提高抗噪声能力。其原因在于：印制线路板上有很多集成电路元件，尤其遇有耗电多的元件时，因受接地线粗细的限制，会在地结上产生较大的电位差，引起抗噪声能力下降，若将接地结构成环路，则会缩小电位差值，提高电子设备的抗噪声能力。(5)当采用多层线路板设计时，可将其中一层作为“全地平面”，这样可减少接地阻抗，同时又起到屏蔽作用。我们常常在印制板周边布一圈宽的地线，也是起着同样的作用。(6)单层PCB的接地线在单层（单面）PCB中，接地线的宽度应尽可能的宽，且至少应为1.5mm(60mil)。由于在单层PCB上无法实现星形布线，因此跳线和地线宽度的改变应当保持为最低，否则将引起线路阻抗与电感的变化。(7)双层PCB的接地线在双层（双面）PCB中，对于数字电路优先使用地线栅格/点阵布线，这种布线方式可以减少接地阻抗、接地回路和信号环路。像在单层PCB中那样，地线和电源线的宽度最少应为1.5mm。另外的一种布局是将接地层放在一边，信号和电源线放于另一边。在这种布置方式中将进一步减少接地回路和阻抗。此时，去耦电容可以放置在距离IC供电线和接地层之间尽可能近的地方。(8)PCB电容在多层板上，由分离电源面和地面的绝缘薄层产生了PCB电容。在单层板上，电源线和地线的平行布放也将存在这种电容效应。PCB电容的一个优点是它具有非常高的频率响应和均匀的分布在整个面或整条线上的低串连电感，它等效于一个均匀分布在整个板上的去耦电容。没有任何一个单独的分立元件具有这个特性。(9)高速电路与低速电路布放高速电路和元件时应使其更接近接地面，而低速电路和元件应使其接近电源面。 (10)地的铜填充在某些模拟电路中，没有用到的电路板区域是由一个大的接地面来覆盖，以此提供屏蔽和增加去耦能力。但是假如这片铜区是悬空的（比如它没有和地连接），那么它可能表现为一个天线，并将导致电磁兼容问题。(11)多层PCB中的接地面和电源面在多层PCB中，推荐把电源面和接地面尽可能近的放置在相邻的层中，以便在整个板上产生一个大的PCB电容。速度最快的关键信号应当临近接地面的一边，非关键信号则布置靠近电源面。(12)电源要求当电路需要不止一个电源供给时，采用接地将每个电源分离开。但是在单层PCB中多点接地是不可能的。一种解决方法是把从一个电源中引出的电源线和地线同其他的电源线和地线分隔开，这同样有助于避免电源之间的噪声耦合。5．模拟数字混合线路板的设计如何降低数字信号和模拟信号间的相互干扰呢？有两个基本原则：第一个原则是尽可能减小电流环路的面积；第二个原则是系统只采用一个参考面。相反，如果系统存在两个参考面，就可能形成一个偶极天线(注：小型偶极天线的辐射大小与线的长度、流过的电流大小以及频率成正比)；而如果信号不能通过尽可能小的环路返回，就可能形成一个大的环状天线(注：小型环状天线的辐射大小与环路面积、流过环路的电流大小以及频率的平方成正比)。在设计中要尽可能避免这两种情况。有人建议将混合信号电路板上的数字地和模拟地分割开，这样能实现数字地和模拟地之间的隔离。尽管这种方法可行，但是存在很多潜在的问题，在复杂的大型系统中问题尤其突出。最关键的问题是不能跨越分割间隙布线，一旦跨越了分割间隙布线，电磁辐射和信号串扰都会急剧增加。在PCB设计中最常见的问题就是信号线跨越分割地或电源而产生EMI问题。了解电流回流到地的路径和方式是优化混合信号电路板设计的关键。许多设计工程师仅仅考虑信号电流从哪儿流过，而忽略了电流的具体路径。如果必须对地线层进行分割，而且必须通过分割之间的间隙布线，可以先在被分割的地之间进行单点连接，形成两个地之间的连接桥，然后通过该连接桥布线。这样，在每一个信号线的下方都能够提供一个直接的电流回流路径，从而使形成的环路面积很小。采用光隔离器件或变压器也能实现信号跨越分割间隙。对于前者，跨越分割间隙的是光信号；在采用变压器的情况下，跨越分割间隙的是磁场。还有一种可行的办法是采用差分信号：信号从一条线流入从另外一条信号线返回，这种情况下，不需要地作为回流路径。在实际工作中一般倾向于使用统一地，将PCB分区为模拟部分和数字部分。模拟信号在电路板所有层的模拟区内布线，而数字信号在数字电路区内布线。在这种情况下，数字信号返回电流不会流入到模拟信号的地。只有将数字信号布线在电路板的模拟部分之上或者将模拟信号布线在电路板的数字部分之上时，才会出现数字信号对模拟信号的干扰。出现这种问题并不是因为没有分割地，真正原因是数字信号布线不适当。 在将A/D转换器的模拟地和数字地管脚连接在一起时，大多数的A/D转换器厂商会建议：将AGND和DGND管脚通过最短的引线连接到同一个低阻抗的地上。如果系统仅有一个A/D转换器，上面的问题就很容易解决。将地分割开，在A/D转换器下面把模拟地和数字地部分连接在一起。采取该方法时，必须保证两个地之间的连接桥宽度与IC等宽，并且任何信号线都不能跨越分割间隙。如果系统中A/D转换器较多，例如10个A/D转换器怎样连接呢？如果在每一个A/D转换器的下面都将模拟地和数字地连接在一起，则产生多点相连，模拟地和数字地之间的隔离就毫无意义。而如果不这样连接，就违反了厂商的要求。最好的办法是开始时就用统一地。将统一的地分为模拟部分和数字部分。这样的布局布线既满足了IC器件厂商对模拟地和数字地管脚低阻抗连接的要求，同时又不会形成环路天线或偶极天线而产生EMC问题。混合信号PCB设计是一个复杂的过程，设计过程要注意以下几点：(1)PCB分区为独立的模拟部分和数字部分。(2)合适的元器件布局。(3)A/D转换器跨分区放置。(4)不要对地进行分割。在电路板的模拟部分和数字部分下面敷设统一地。(5)在电路板的所有层中，数字信号只能在电路板的数字部分布线；模拟信号只能在电路板的模拟部分布线。(6)实现模拟和数字电源分割。(7)布线不能跨越分割电源面之间的间隙。(8)必须跨越分割电源之间间隙的信号线要位于紧邻大面积地的布线层上。(9)分析返回地电流实际流过的路径和方式。(10)采用正确的布线规则。6．PCB设计时的电路措施我们在设计电子线路时，比较多考虑的是产品的实际性能，而不会太多考虑产品的电磁兼容特性和电磁骚扰的抑制及电磁抗干扰特性。用这样的电路原理图进行PCB的排板时为达到电磁兼容的目的，必须采取必要的电路措施，即在其电路原理图的基础上增加必要的附加电路，以提高其产品的电磁兼容性能。实际PCB设计中可采用以下电路措施：(1)可用在PCB走线上串接一个电阻的办法，降低控制信号线上下沿跳变速率。(2)尽量为继电器等提供某种形式的阻尼（高频电容、反向二极管等）。(3)对进入印制板的信号要加滤波，从高噪声区到低噪声区的信号也要加滤波，同时用串终端电阻的办法，减小信号反射。(4)MCU无用端要通过相应的匹配电阻接电源或接地。或定义成输出端，集成电路上该接电源、地的端都要接，不要悬空。(5)闲置不用的门电路输入端不要悬空，而是通过相应的匹配电阻接电源或接地。闲置不用的运放正输入端接地，负输入端接输出端。(6)为每个集成电路设一个高频去耦电容。每个电解电容边上都要加一个小的高频旁路电容。(7)用大容量的钽电容或聚酯电容而不用电解电容作电路板上的充放电储能电容。使用管状电容时，外壳要接地。7．结束语 印制线路板是电子产品最基本的部件，也是绝大部分电子元器件的载体。当一个产品的印制线路板设计完成后，可以说其核心电路的骚扰和抗扰特性就基本已经确定下来了，要想再提高其电磁兼容特性，就只能通过接口电路的滤波和外壳的屏蔽来“围追堵截”了，这样不但大大增加了产品的后续成本，也增加了产品的复杂程度，降低了产品的可靠性。可以说一个好的印制线路板可以解决大部分的电磁骚扰问题，只要同时在接口电路排板时增加适当瞬态抑制器件和滤波电路就可以同时解决大部分抗扰度问题。印制线路板的电磁兼容设计是一个技巧性很强的工作，同时，也需要大量的经验积累。一个电磁兼容设计良好的印制板是一个完美的“工艺品”，是无法抄袭和照搬的。但这并不是说我们的印制线路板就不必考虑产品的电磁兼容性能，只有通过外围电路和外壳进行补救了。只要我们在PCB设计中能遵守本文所罗列的设计规则，也可以解决大部分的电磁兼容问题，再通过少量的外围瞬态抑制器件和滤波电路及适当的外壳屏蔽和正确的接地，就可以完成一个满足电磁兼容要求的产品。若我们注意平时的经验和技术的积累和总结，最终我们也可以成为PCB“工艺品”设计大师，设计出自己的PCB“工艺极品”。12.计算机的硬件系统输入设备、输出设备、存储器、运算器和控制器。13.冯诺依曼、哈佛结构主要思想：二进制和程序内存。EDVAC方案明确奠定了新机器由五个部分组成，包括：运算器、逻辑控制装置、存储器、输入和输出设备，并描述了这五部分的职能和相互关系．报告中，诺伊曼对EDVAC中的两大设计思想作了进一步的论证，为计算机的设计树立了一座里程碑。　　设计思想之一是二进制，他根据电子元件双稳工作的特点，建议在电子计算机中采用二进制。报告提到了二进制的优点，并预言，二进制的采用将大简化机器的逻辑线路。　　现在使用的计算机，其基本工作原理是存储程序和程序控制，它是由世界著名数学家冯·诺依曼提出的。美籍匈牙利数学家冯·诺依曼被称为“计算机之父”。　　实践证明了诺伊曼预言的正确性。如今，逻辑代数的应用已成为设计电子计算机的重要手段，在EDVAC中采用的主要逻辑线路也一直沿用着，只是对实现逻辑线路的工程方法和逻辑电路的分析方法作了改进。　　程序内存是诺伊曼的另一杰作。通过对ENIAC的考察，诺伊曼敏锐地抓住了它的最大弱点－－没有真正的存储器。ENIAC只在20个暂存器，它的程序是外插型的，指令存储在计算机的其他电路中。这样，解题之前，必需先相好所需的全部指令，通过手工把相应的电路联通。这种准备工作要花几小时甚至几天时间，而计算本身只需几分钟。计算的高速与程序的手工存在着很大的矛盾。 　　针对这个问题，诺伊曼提出了程序内存的思想：把运算程序存在机器的存储器中，程序设计员只需要在存储器中寻找运算指令，机器就会自行计算，这样，就不必每个问题都重新编程，从而大大加快了运算进程。这一思想标志着自动运算的实现，标志着电子计算机的成熟，已成为电子计算机设计的基本原则。1946年7，8月间，冯·诺依曼和戈尔德斯廷、勃克斯在EDVAC方案的基础上，为普林斯顿大学高级研究所研制IAS计算机时，又提出了一个更加完善的设计报告《电子计算机逻辑设计初探》．以上两份既有理论又有具体设计的文件，首次在全世界掀起了一股"计算机热"，它们的综合设计思想，便是著名的"冯·诺依曼机"，其中心就是有存储程序原则--指令和数据一起存储．这个概念被誉为"计算机发展史上的一个里程碑"．它标志着电子计算机时代的真正开始，指导着以后的计算机设计．自然一切事物总是在发展着的，随着科学技术的进步，今天人们又认识到"冯·诺依曼机"的不足，它妨碍着计算机速度的进一步提高，而提出了"非冯·诺依曼机"的设想．冯诺伊曼结构是整个计算机的模型，计算机的组成部分，运算器，存储器，控制器，输入，输出。这样的话基本上用什么cpu做的一个计算系统都可以说是冯诺依曼结构。对于单个cpu来说，所谓的冯诺依曼，哈佛结构是从存储器的组织方式来说的。冯诺依曼结构组织的存储器，指令和数据地址空间是在一起的，共用一套总线，象arm7就是这样，这中结构的坏处是，存在取指令和取数据可能存在阻塞，在体系结构里边成为结构阻塞。奔腾以后的x86从宏观上来看是冯诺依曼结构，但是在内部却分开cache，从内部来看还是哈佛结构的。冯诺依曼结构的好处是很好实现象pc种。对于哈佛结构，由于指令地址空间和数据地址空间是分开的，像51，16位的地址线，最大支持64k的指令rom，和64k的ram。哈佛结构不存在结构阻塞。对dsp来说，adi的体系结构我大致看过，肯定是哈佛结构的，ti的还没看过文档，其实现阶段市场上的处理器还是哈佛结构的多。按这种分类，对常用的mcu我来分一下哈佛结构，moto68系列，51，avr，arm9以上版本，sharc等冯诺依曼结构，arm7，ia32，ia64系列（从程序员的角度）.TI的MSP430系列、Freescale的HCS08系列等。计算机体系结构，一种量化的分析方法，还有其他许多计算机组织结构方面的书，看国外的那种。哈佛结构哈佛结构是一种将程序指令存储和数据存储分开的存储器结构。中央处理器首先到程序指令存储器中读取程序指令内容，解码后得到数据地址，再到相应的数据存储器中读取数据，并进行下一步的操作（通常是执行）。程序指令存储和数据存储分开，可以使指令和数据有不同的数据宽度，如Microchip公司的PIC16芯片的程序指令是14位宽度，而数据是8位宽度。　　哈佛结构的微处理器通常具有较高的执行效率。其程序指令和数据指令分开组织和存储的，执行时可以预先读取下一条指令。目前使用哈佛结构的中央处理器和微控制器有很多，除了上面提到的Microchip公司的PIC系列芯片，还有摩托罗拉公司的MC68系列、Zilog公司的Z8系列、ATMEL公司的AVR系列和安谋公司的ARM9、ARM10和ARM11，51单片机也属于哈佛结构。　　冯•诺伊曼结构也称普林斯顿结构，是一种将程序指令存储器和数据存储器合并在一起的存储器结构。程序指令存储地址和数据存储地址指向同一个存储器的不同物理位置，因此程序指令和数据的宽度相同，如英特尔公司的8086中央处理器的程序指令和数据都是16位宽。 　　目前使用冯•诺伊曼结构的中央处理器和微控制器有很多。除了上面提到的英特尔公司的8086，英特尔公司的其他中央处理器、安谋公司的ARM7、MIPS公司的MIPS处理器也采用了冯•诺伊曼结构。TI的MSP430系列、Freescale的HCS08系列等。关于这个问题，有人说51地址线复用，就是冯诺依曼结构。很多入门的书上基本上都说：由运算器、控制器、存储器、输入设备、输出设备组成的系统都叫冯氏结构。也有的说：“程序存储器的数据线地址线”与“数据存储器的数据线地址线”共用的话，就是冯氏结构，所以51是该结构。（我认为说得太绝对了）     我认为冯氏结构与哈佛结构的区别应该在存储器的空间分别上，哈佛结构的数据区和代码区是分开的，它们即使地址相同，但空间也是不同的，主要表现在数据不能够当作代码来运行。(比如51---注)     口线复用，就将它认为成冯氏结构，我认为这样不足取，应该是按照空间是否完全重合来辨别。比如PC机的代空间和数据空间是同一空间，所以是冯氏结构；51由于IO口不够，但代码空间和数据空间是分开的，所以还是哈佛构.(此种观点才是正确的--注)     另外，还有的把CISCRISC和地址是否复用与是哪种结构这3这都混到一起。我认为这三者都没有必然的关系。只不过RISC因为精简了指令集，没有了执行复杂功能的指令，为了提高性能，常采用哈佛结构，并且不复用地址线。(这种说法不具体,有待补充---注)评论：哈佛结构和冯.诺依曼结构都是一种存储器结构。哈佛结构是将指令存储器和数据存储器分开的一种存储器结构；而冯.诺依曼结构将指令存储器和数据存储器合在一起的存储器结构。-----注材料三:    MCS-51单片机有着嵌入式处理器经典的体系结构，这种体系结构在当前嵌入式处理器的高端ARM系列上仍然在延续，这就是哈佛结构。相对于大名鼎鼎的冯·诺依曼结构，哈佛结构的知名度显然逊色许多，但在嵌入式应用领域，哈佛结构却拥有着绝对的优势。哈佛结构与冯·诺依曼结构的最大区别在于冯·诺依曼结构的计算机采用代码与数据的统一编址，而哈佛结构是独立编址的，代码空间与数据空间完全分开。在通用计算机系统中，应用软件的多样性使得计算机要不断地变化所执行的代码的内容，并且频繁地对数据与代码占有的存储器进行重新分配，这种情况下，冯·诺依曼结构占有绝对优势，因为统一编址可以最大限度地利用资源，而哈佛结构的计算机若应用于这种情形下则会对存储器资源产生理论上最大可达50%的浪费，这显然是不合理的。但是在嵌入式应用中，系统要执行的任务相对单一，程序一般是固化在硬件里。当然这时使用冯·诺依曼结构也完全可以，代码区和数据区在编译时一次性分配好了而已，但是其灵活性得不到体现，所以现在大量的单片机也还在沿用冯·诺依曼结构，如TI的MSP430系列、Freescale的HCS08系列等。那是为什么说哈佛结构有优势呢？嵌入式计算机在工作时与通用计算机有着一些区别：嵌入式计算机在工作期间的绝大部分时间是无人值守的，而通用计算机工作期间一般是有人操作的；嵌入式计算机的故障可能会导致灾难性的后果，而通用计算机一般就是死死机，重新启动即可。这两点决定了对嵌入式计算机的一个基本要求：可靠性。使用冯·诺依曼结构的计算机，程序空间不封闭，期程序空间的数据在运行期理论上可以被修改，此外程序一旦跑飞也有可能运行到数据区。虽然都是一些不常见的特殊情况下，但是看看哈佛结构德计算机在这些情况下是怎样的：基于哈佛结构的处理器入 MCS-51，不需要可以对代码段进行写操作的指令，所以不会有代码区被改写的问题；程序只能在封闭的代码区中运行，不可能跑到数据区，这也是跑飞的几率减少并且跑飞后的行为有规律（数据区的数据是不断变化的而代码区是不变的）。所以，相对于冯·诺依曼结构，哈佛结构更加适合于那些程序固化、任务相对简单的控制系统。总结::::::::::    冯.诺依曼(VonNeumann)指出：程序只是一种（特殊）的数据，它可以像数据一样被处理，因此可以和数据一起被存储在同一个存储器中——这就是著名的冯.诺依曼原理。注意:数据总线和地址总线共用。--注哈佛结构:     哈佛结构是一种并行体系结构，它的主要特点是将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个独立的存储器，每个存储器独立编址、独立访问。与两个存储器相对应的是系统的4条总线：程序的数据总线与地址总线，数据的数据总线与地址总线。这种分离的程序总线和数据总线允许在一个机器周期内同时获得指令字（来自程序存储器）和操作数（来自数据存储器），从而提高了执行速度，使数据的吞吐率提高了1倍。又由于程序和数据存储器在两个分开的物理空间中，因此取指和执行能完全重叠。CPU首先到程序指令存储器中读取程序指令内容，解码后得到数据地址，再到相应的数据存储器中读取数据，并进行下一步的操作（通常是执行）。结构如图2(----注)[img][/img]             图2Harvardarchitecture     哈佛结构采用数据存储器与程序代码存储器分开，各自有自己的数据总线与地址总线。但这是需要CPU提供大量的数据线，因而很少使用哈佛结构作为CPU外部构架来使用。但是对于CPU内部，通过使用不同的数据和指令cache，可以有效的提高指令执行的效率，因而目前大部分计算机体系都是CPU内部的哈弗结构+CPU外部的冯·诺伊曼的结构。14.ASCII码表ASCII编码-控制字符ASCII编码控制字符(ASCIIcontrolcharacters)二进制十进制十六进制控制字符转义字符说明0000000000NULNullcharacter(空字符)0000001101SOH StartofHeader(标题开始)0000010202STX StartofText(正文开始)0000011303ETX EndofText(正文结束)0000100404EOT EndofTransmission(传输结束)0000101505ENQ Enquiry(请求)0000110606ACK Acknowledgment(收到通知) 0000111707BELaBell(响铃)0001000808BSbBackspace(退格)0001001909HTtHorizontalTab(水平制表符)0001010100ALFnLinefeed(换行键)0001011110BVTvVerticalTab(垂直制表符)0001100120CFFfFormfeed(换页键)0001101130DCRrCarriagereturn(回车键)0001110140ESO ShiftOut(不用切换)0001111150FSI ShiftIn(启用切换)00100001610DLE DataLinkEscape(数据链路转义)00100011711DC1 DeviceControl1(设备控制1)00100101812DC2 DeviceControl2(设备控制2)00100111913DC3 DeviceControl3(设备控制3)00101002014DC4 DeviceControl4(设备控制4)00101012115NAK NegativeAcknowledgement(拒绝接收)00101102216SYN SynchronousIdle(同步空闲)00101112317ETB EndofTranstheBlock(传输块结束)00110002418CAN Cancel(取消)00110012519EM EndofMedium(介质中断)0011010261ASUB Substitute(替补)0011011271BESCeEscape(溢出)0011100281CFS FileSeparator(文件分割符)0011101291DGS GroupSeparator(分组符)0011110301ERS RecordSeparator(记录分离符)0011111311FUS UnitSeparator(单元分隔符)ASCII编码-可打印字符ASCII编码可打印字符(ASCIIprintablecharacters)二进制十进制十六进制字符01000003220Space(空格)01000013321!01000103422"01000113523#01001003624$01001013725%01001103826&01001113927"01010004028(01010014129)0101010422A*0101011432B+ 0101100442C,0101101452D-0101110462E.0101111472F/0110000483000110001493110110010503220110011513330110100523440110101533550110110543660110111553770111000563880111001573990111010583A:0111011593B;0111100603C<0111101613D=0111110623E>0111111633F?10000006440@10000016541A10000106642B10000116743C10001006844D10001016945E10001107046F10001117147G10010007248H10010017349I1001010744AJ1001011754BK1001100764CL1001101774DM1001110784EN1001111794FO10100008050P10100018151Q10100108252R10100118353S 10101008454T10101018555U10101108656V10101118757W10110008858X10110018959Y1011010905AZ1011011915B[1011100925C1011101935D]1011110945E^1011111955F_11000009660`11000019761a11000109862b11000119963c110010010064d110010110165e110011010266f110011110367g110100010468h110100110569i11010101066Aj11010111076Bk11011001086Cl11011011096Dm11011101106En11011111116Fo111000011270p111000111371q111001011472r111001111573s111010011674t111010111775u111011011876v111011111977w111100012078x111100112179y11110101227Az11110111237B{ 11111001247C|11111011257D}11111101267E~15.OSI参考模型OSI七层网络模型应用层表示层会话层传输层网络层数据链路层物理层应用层、表示层、会话层、传输层、网络层、数据链路层、物理层。OSI（OpenSystemInterconnect）开放式系统互联。一般都叫OSI参考模型，是ISO（国际标准化组织）组织在1985年研究的网络互联模型。国际标准化组织ISO发布的最著名的标准是ISO/iIEC7498，又称为X.200协议。该体系结构标准定义了网络互连的七层框架，即ISO开放系统互连参考模型。在这一框架下进一步详细规定了每一层的功能，以实现开放系统环境中的互连性、互操作性和应用的可移植性。简介　　开放系统OSI标准定制过程中所采用的方法是将整个庞大而复杂的问题划分为若干个容易处理的小问题，这就是分层的体系结构方法。在OSI中，采用了三级抽象，即体系结构、服务定义和协议规定说明。　　OSI参考模型定义了开放系统的层次结构、层次之间的相互关系及各层所包含的可能的服务。它是作为一个框架来协调和组织各层协议的制定，也是对网络内部结构最精练的概括与描述。　　OSI的服务定义详细说明了各层所提供的服务。某一层的服务就是该层及其下各层的一种能力，它通过接口提供给更高一层。各层所提供的服务与这些服务是怎么实现的无关。同时，各种服务定义还定义了层与层之间的接口和各层的所使用的原语，但是不涉及接口是怎么实现的。　　OSI标准中的各种协议精确定义了应当发送什么样的控制信息，以及应当用什么样的过程来解释这个控制信息。协议的规程说明具有最严格的约束。　　ISO/OSI参考模型并没有提供一个可以实现的方法。ISO/OSI参考模型只是描述了一些概念，用来协调进程间通信标准的制定。在OSI范围内，只有在各种的协议是可以被实现的而各种产品只有和OSI的协议相一致才能互连。这也就是说，OSI参考模型并不是一个标准，而只是一个在制定标准时所使用的概念性的框架。　　在历史来看，在制定计算机网络标准方面起着很大作用的两大国际组织是CCITT和ISO。CCITT与ISOTC97的工作领域是不同的，CCITT主要是从通信角度考虑一些标准的制定，而ISO的TC97则关心信息的处理与网络体系结构。但是随着科学技术的发展，通信与信息处理的界限变得比较模糊了。于是，通信与信息处理就都成为了CCITT与TC97共同关心的领域。CCITT的建议书X.200就是开放系统互连的基本参考模型，它和ISO 7498基本是相同的。　　最早的时候网络刚刚出现的时候，很多大型的公司都拥有了网络技术，公司内部计算机可以相互连接。可是却不能与其它公司连接。因为没有一个统一的规范。计算机之间相互传输的信息对方不能理解。所以不能互联。七个层次划分原则　　ISO为了更好的使网络应用更为普及，就推出了OSI参考模型。其含义就是推荐所有公司使用这个规范来控制网络。这样所有公司都有相同的规范，就能互联了。提供各种网络服务功能的计算机网络系统是非常复杂的。根据分而治之的原则，ISO将整个通信功能划分为七个层次，划分原则是：　　（1）网路中各结点都有相同的层次；　　（2）不同结点的同等层具有相同的功能；　　（3）同一结点内相邻层之间通过接口通信；　　（4）每一层使用下层提供的服务，并向其上层提供服务；　　（5）不同结点的同等层按照协议实现对等层之间的通信。七个层次内容　　其内容如下：　　第7层应用层：OSI中的最高层。应用层确定进程之间通信的性质，以满足用户的需要。应用层不仅要提供应用进程所需要的信息交换和远程操作，而且还要作为应用进程的用户代理，来完成一些为进行信息交换所必需的功能。它包括：文件传送访问和管理FTAM、虚拟终端VT、事务处理TP、远程数据库访问RDA、制造业报文规范MMS、目录服务DS等协议；　　第6层表示层：主要用于处理两个通信系统中交换信息的表示方式。它包括数据格式交换、数据加密与解密、数据压缩与恢复等功能；　　第5层会话层：—在两个节点之间建立端连接。此服务包括建立连接是以全双工还是以半双工的方式进行设置，尽管可以在层4中处理双工方式；　　第4层传输层：—常规数据递送－面向连接或无连接。包括全双工或半双工、流控制和错误恢复服务；　　第3层网络层：—本层通过寻址来建立两个节点之间的连接，它包括通过互连网络来路由和中继数据；　　第2层数据链路层：—在此层将数据分帧，并处理流控制。本层指定拓扑结构并提供硬件寻址；　　第1层物理层：处于OSI参考模型的最底层。物理层的主要功能是利用物理传输介质为数据链路层提供物理连接，以便透明的传送比特流。　　数据发送时，从第七层传到第一层，接受方则相反。　　上三层总称应用层，用来控制软件方面。下四层总称数据流层，用来管理硬件。　　数据在发至数据流层的时候将被拆分。　　在传输层的数据叫段，网络层叫包，数据链路层叫帧，物理层叫比特流，这样的叫法叫PDU（协议数据单元）　　如以此规定。OSI各层的功能　　OSI中每一层都有每一层的作用。比如网络层就要管理本机的IP的目的地的IP。数据链路层就要管理MAC地址（介质访问控制）等等，所以在每层拆分数据后要进行封装，以完成接受方与本机相互联系通信的作用。物理层 　　物理层规定了激活、维持、关闭通信端点之间的机械特性、电气特性、功能特性以及过程特性。该层为上层协议提供了一个传输数据的物理媒体。在这一层，数据的单位称为比特（bit）。属于物理层定义的典型规范代表包括：EIA/TIARS-232、EIA/TIARS-449、V.35、RJ-45等。数据链路层　　数据链路层在不可靠的物理介质上提供可靠的传输。该层的作用包括：物理地址寻址、数据的成帧、流量控制、数据的检错、重发等。在这一层，数据的单位称为帧（frame）。数据链路层协议的代表包括：SDLC、HDLC、PPP、STP、帧中继等。网络层　　网络层负责对子网间的数据包进行路由选择。网络层还可以实现拥塞控制、网际互连等功能。在这一层，数据的单位称为数据包（packet）。网络层协议的代表包括：IP、IPX、RIP、OSPF等。传输层　　传输层是第一个端到端，即主机到主机的层次。传输层负责将上层数据分段并提供端到端的、可靠的或不可靠的传输。此外，传输层还要处理端到端的差错控制和流量控制问题。在这一层，数据的单位称为数据段（segment）。传输层协议的代表包括：TCP、UDP、SPX等。会话层　　会话层管理主机之间的会话进程，即负责建立、管理、终止进程之间的会话。会话层还利用在数据中插入校验点来实现数据的同步。表示层　　表示层对上层数据或信息进行变换以保证一个主机应用层信息可以被另一个主机的应用程序理解。表示层的数据转换包括数据的加密、压缩、格式转换等。应用层应用层为操作系统或网络应用程序提供访问网络服务的接口。应用层协议的代表包括：Telnet、FTP、HTTP、SNMP等。OSI模型用途　　OSI模型用途相当广泛。　　比如交换机、集线器、路由器等很多网络设备的设计都是参照OSI模型设计的。OSI中的若干概念　　上面我们简单的说明了7层体系的OSI参考模型，为了方便起见，我们常常把上面的7个层次分为低层与高层。低层为1~4层，是面向通信的，高层为5~7层，是面向信息处理的。　　开放系统互连是使世界范围内的应用进程能开放式（而不是封闭式）的进行信息交换。目前形成的开放系统互连基本参考模型的正式文件是ISO7498国际标准，又记为OSI/RM，笼统的称为OSI，我国的相应标准是GB9387。　　为了更好的理解OSI参考模型以及日后更深入的学习OSI的各个层次，我们将先对一些容易混淆的概念进行阐述，然后对ISO7498中最重要的基本概念进行阐述。 　　首先，在上面我们已经说起过体系结构的问题，并且已经知道体系结构是抽象的，而实现是具体的。在一般情况下，"系统"是指实际运作的一组物体或物件，而在"OSI系统"这种说法中，"系统"具有其特殊含义（即参考模型），为了区别起见，我们用"实系统"表示在现实世界中能够进行信息处理或信息传递的自治整体，它可以是一台或多台计算机以及这些计算机相关的软件、外部设备、终端、操作员、信息传输手段的集合。若这种实系统和在和其他实系统通信时遵守OSI标准，则这个实系统就叫做开放实系统。但是，一个开放实系统的各种功能都不一定和互连有关，而我们以后要讨论的开放系统互连参考模型中的系统，只是在开放实系统中和互连有关的部分，我们把这部分系统称为开放系统。　　好，说了这么半天，我自己都搞晕了。现在我们就来看看ISO7498中最重要的基本概念吧。　　在OSI标准的制定过程中，所采用的方法是将整个庞大而复杂的问题划分为若干个较容易处理的范围较小的问题，在OSI中，问题的处理采用了自上而下逐步求精的方法。先从最高一级的抽象开始，这一级的约束很少，然后逐渐更加精细的进行描述，同时加上越来越多的约束，在OSI中，采用了图3-1的三级抽象，这三级抽象分别是：体系结构、服务定义和协议规范，规范也称规格说明。　　OSI体系结构也就是OSI参考模型，它是OSI所制定的标准中最高一级的抽象。用比较形式化的语言来讲，体系结构相当于对象或客体的类型，而具体的网络则相当于对象的一个实例。OSI参考模型正是描述了一个开放系统所要用到的对象的类型，它们之间的关系以及这些对象类型与这些关系之间的一些普遍的约束。　　比OSI参考模型更低一级的抽象是OSI的服务定义。服务定义较详细的定义了各层所提供的服务。某一层的服务就是该层及其一些各层的一种能力，它通过接口提供给更高的一层，各层所提供的服务与这些服务是怎样实现的无关。此外，各种服务还定义了层与层之间的抽象接口，以及各层为进行层与层之间的交互而用的服务原语。但这并不涉及到这个接口是怎样实现的。　　OSI标准中最低层的抽象是OSI协议规范，各层的协议规范精确的定义：应当发送什么样的控制信息，以及应当用什么样的过程来解释这个控制信息。协议的规范具有最严格的约束。最后需要知道的是，在制定计算机网络标准方面起着很大作用的两大国际组织CCITT和ISO。许多问题都是他们共同商议决定的。从历史上看，CCITT与ISO的TC97工作领域是很不相同的，CCITT原来是从通信的角度考虑一些标准的制定，而TC97则关心信息处理。但随着科学技术的发展，通信与信息处理的界限越来越模糊了，于是通信与信息处理就成为CCITT和TC97所共同关心的领域。CCITT的建议书X．200就是关于开放系统互连参考模型的，它和上面提到的ISO7498基本上是相同的。二.浪潮面试发现已经有三个人等着了，问了一下，原来是面试财政的，1点半，看来下午安排了两个面试，我的是硬件研发Y03聊了一会，1点20多吧，过来一个HRJJ，一看觉得面熟，原来就是笔试时监考中的一个老师！按照来的先后顺序面试，财政的进去了，一会就出来，原来是面试硬件的@@，看来我来的早没错！HRJJ很亲切，说今天是人力资源面试，不用紧张，然后先自我介绍了一下之后我自我介绍了一下！然后要了一份我的简历，幸好早有准备，对着简历问了几个课题的问题，比较详细吧，不怎么涉及技术之后问了家庭情况，自我评价，参加活动什么的----1.做硬件需要很多琐碎的事情，不断的调试和修改，问你怎么看待2.怎么看待规则3.怎么看待挑战与冒险4.遇到过什么挫折5.对浪潮的了解----- 最后就是问题部分了，问了下接下来的面试环节，工作地点，以及将来是否需要提前到公司实习。三.华为笔试1.积分、微分电路微分电路differentialcircuit输出电压与输入电压的变化率成正比的电路。电路结构如图W-1，微分电路可把矩形波转换为尖脉冲波，此电路的输出波形只反映输入波形的突变部分，即只有输入波形发生突变的瞬间才有输出。而对恒定部分则没有输出。输出的尖脉冲波形的宽度与R*C有关（即电路的时间常数），R*C越小，尖脉冲波形越尖，反之则宽。此电路的R*C必须远远少于输入波形的宽度，否则就失去了波形变换的作用，变为一般的RC耦合电路了，一般R*C少于或等于输入波形宽度的1/10就可以了。  使输出电压与输入电压的时间变化率成比例的电路。微分电路主要用于脉冲电路、模拟计算机和测量仪器中。最简单的微分电路由电容器C和电阻器R组成（图1a）。若输入ui(t)是一个理想的方波（图1b），则理想的微分电路输出u0(t)是图1c的δ函数波：在t=0和t=T 时（相当于方波的前沿和后沿时刻）,ui(t)的导数分别为正无穷大和负无穷大；在0＜t＜T时间内，其导数等于零。微分电路　　微分电路的工作过程是：如RC的乘积，即时间常数很小，在t=0+即方波跳变时,电容器C被迅速充电,其端电压，输出电压与输入电压的时间导数成比例关系。　　实用微分电路的输出波形和理想微分电路的不同。即使输入是理想的方波,在方波正跳变时,其输出电压幅度不可能是无穷大,也不会超过输入方波电压幅度E。在0＜t＜T的时间内,也不完全等于零,而是如图1d的窄脉冲波形那样,其幅度随时间t的增加逐渐减到零。同理,在输入方波的后沿附近,输出u0(t)是一个负的窄脉冲。这种RC微分电路的输出电压近似地反映输入方波前后沿的时间变化率，常用来提取蕴含在脉冲前沿和后沿中的信息。实际的微分电路也可用电阻器R和电感器L来构成（图2）。有时也可用RC和运算放大器构成较复杂的微分电路，但实际应用很少。积分电路integratingcircuit输出电压与输入电压的时间积分成正比的电路。  标准的反相积分电路积分电路主要用于波形变换、放大电路失调电压的消除及反馈控制中的积分补偿等场合。电路型式　　图①是反相输入型积分电路，其输出电压是将输入电压对时间的积分值除以时间所得的商，即Vout=-1／C1R1∫Vindt，由于受运放开环增益的限制，其频率特性为从低频到高频的-20dB／dec倾斜直线，故希望对高频率信号积分时要选择工作频率相应高的运放。　　图②是差动输入型积分电路，将两个输入端信号之差对时间积分。其输出电压Vout=1／C1R1∫(Vin2-Vin1)dt；若将图②的E1端接地，就变成同相输入型积分电路。它们的频率特性与图1电路相同。参数选择　　主要是确定积分时间C1R1的值，或者说是确定闭环增益线与0dB线交点的频率f0(零交叉点频率)，见图③。当时间常数较大，如超过10ms时，电容C1的值就会达到数微法，由于微法级的标称值电容选择面较窄，故宜用改变电阻R1的方法来调整时间常数。但如所需时间常数较小时，就应选择R1为数千欧～数十千欧，再往小的方向选择C1的值来调整时间常数。因为R1的值如果太小，容易受到前级信号源输出阻抗的影响。　　根据以上的理由，图①和图② 积分电路的参数如下：积分时间常数0．2s(零交叉频率0．8Hz)，输入阻抗200kΩ，输出阻抗小于1Ω。[1]　　  积分电路　　电路结构如图J-1，积分电路可将矩形脉冲波转换为锯齿波或三角波，还可将锯齿波转换为抛物波。电路原理很简单，都是基于电容的冲放电原理，这里就不详细说了，这里要提的是电路的时间常数R*C，构成积分电路的条件是电路的时间常数必须要大于或等于10倍于输入波形的宽度。    　　输出信号与输入信号的积分成正比的电路，称为积分电路。　　原理：从图得，Uo=Uc=(1/C)∫icdt,因Ui=UR+Uo,当t=to时，Uc=Oo.随后C充电，由于RC≥Tk,充电很慢，所以认为Ui=UR=Ric,即ic=Ui/R,故　　Uo=(1/c)∫icdt=(1/RC)∫Uidt　　这就是输出Uo正比于输入Ui的积分（∫Uidt）　　RC电路的积分条件：RC≥Tk积分电路与微分电路是噪讯对策上的基本，同时也是具备对照特性的模拟电路。事实上积分电路与微分电路还细分成数种电路，分别是执行真积分/微分的完全积分/微分电路，以及具有与积分/微分不同特性的不完全积分/微分电路。除此之外积分/微分电路又分成主动与被动电路，被动型电路无法实现完全积分/微分，因此被动型电路全部都是不完全电路。积分/微分电路必需发挥频率特性，为了使电路具备频率特性使用具备频率特性的电子组件，例如电容器与电感器等等。被动电路不完全积分/微分电路图1是被动型不完全积分电路，如图所示组合具备相同特性的电路与，就可以制作上述两种电路。 图1与图2分别是使用电容器与电感器的电路，使用电容器的电路制作成本比较低，外形尺寸比较低小，容易取得接近理想性的组件，若无特殊理由建议读者使用电容器的构成的电路。此外本文所有内容原则上全部以电容器的构成的电路为范例作说明。图1与图2的两电路只要更换串联与并联的组件，同时取代电容器与电感器，就可以制作特性相同的电路。不完全积分电路与微分电路一词，表示应该有所谓的完全积分电路与微分电路存在，然而完全积分电路与微分电路却无法以被动型电路制作，必需以主动型电路制作。不完全积分电路与微分电路具有历史性的含义，主要原因是过去无法获得增幅器的时代，无法以主动型电路制作真的积分/微分电路，不得已使用不完全积分/微分电路。由于不完全积分/微分电路本身具备与真的积分/微分电路相异特性，因此至今还具有应用价值而不是单纯的代用品。不完全积分/微分电路又称为积分/微分电路，它的特性与真积分/微分电路相异，单纯的积分/微分电路极易与真积分/微分电路产生混淆，因此本讲座将它区分成:*完全积分电路/微分电路*不完全积分电路/微分电路不完全积分电路的应用不完全积分电路属于低通滤波器的一种，它与1次滤波器都是同一类型的电路，不完全积分电路经常被当成噪讯滤波器使用，广泛应用在模拟电路、数字电路等领域。此处假设：T:时定数R: 阻抗C:电容:切除(cut-off)频率如此一来： 图3是不完全积分电路的频率特性，虽然不完全积分电路属于模拟电路，不过在数字电路中它可以产生一定的延迟，因此不完全积分电路经常被当作延迟电路使用。不完全积分电路比纯数字电路更简易、低价、省空间(图4)，然缺点是它的时间精度很低只能作概略性应用。图4的缓冲器为施密特触发器(schmitttrigger)。　 要求高精度的应用或是时间很短的场合，必需使用延迟线(delayline)的制品。延迟线组件的延迟时间大多固定，长延迟的场合可以考虑使用单音多谐振动器(MonoMulti-vibrator)或是时计(Timer)IC。以往大多使用数字时计器，数字时计器是将频率信号作一定数的计数(counter)藉此产生一定时间。如果使用微处理器就必需利用软件产生时计，构成所谓的软件时计，例如微处理器的周边电路，以及软件设定的数字计数器就是典型代表。不完全微分电路的应用不完全微分电路主要应用在数字信号的站立/下降检测(图5)，图5的缓冲器为施密特触发器。 所如图所示谓的站立/下降检测，它是指可以在脉冲站立或是下降处，产生微细脉冲的电路而言，该脉冲广泛应用在各种领域。　完全微分电路无法以被动(passive)电路制作，必需利用主动(acctive)电路制作。此外完全微分电路对噪讯非常脆弱根本无法实用化，因此以不完全微分电路取代(图6)。如图6所示完全微分电路高频时，它的增益(gain)会变成无限大。由于噪讯的频率比一般信号高，导致完全微分电路变成噪讯增幅器，信号完全被噪讯覆盖。全微分电路的频率特性与一次滤波器，亦即不完全微分电路呈对称状，形成所谓的高通滤波器，此时它的时定数与消除(cut-off)频率定义与不完全微分电路相同。　由于不完全微分电路会影响增益(gain)，它可以缓和完全微分电路的缺点，亦即微分时使用不完全微分电路，成为噪讯(noise)对策上必要措施。不完全微分电路被当成实现微分特性的电路使用时，如图6(a)所示在信号频率范围内，被设定成可以消除更高的频率。不完全微分电路被当成高通滤波器(highpassfilter)使用时，它的信号频率范围如图6(b)所示，随着图6的特性曲线应用部位的差异，它的用途截然不同。虽然不完全微分电路可以缓和完全微分电路的缺点却无法有效消除，为有效削减噪讯的影响，必需合并使用不完全积分电路(串联连接)，藉此使高频波衰减(图7)，类似这样可以使高、低频波衰减的滤波器统称为频通滤波器(bandpassfilter)。 　利用不完全微分电路检测站立图8是利用不完全积分电路构成的站立检测电路，一般认为积分电路的抗噪讯特性比微分电路强，不过这并不是所有情况都适用。如图8所示反应波形不论是积分电路或是微分电路，两者的抗噪讯强度几乎没有太大差异。　图9是为验证上述结果进行的微弱脉冲状反应特性比较结果，如图所示虽然细部反应特性略有差异，不过整体反应特性几乎完全相同。图10是可以同时检测站立与下降的电路，本电路是不完全积分电路的另一种应用。 　 单音多谐振动器(MonoMultiVibrator)单音多谐振动IC可以检测站立特性，或是产生一定时间宽度的脉冲。单音多谐振动IC广泛应用在各种领域，图11是典型的单音多谐振动器电路图，单音多谐振动IC对噪讯非常脆弱，目前已经被数字时计器取代，即使如此单音多谐振动IC仍旧是噪讯对策上最具代表性的电路。 　如图11所是本电路利用电阻器Rx与电容器Cx，构成不完全积分电路产生延迟，由于该部位经常变成高阻抗，因此对噪讯非常脆弱。本IC属于数字IC，主要应用在数字电路，电路周围布满许多数字信号线，数字信号对模拟电路是强大的噪讯源，噪讯对策上必需缩减RC部位的引线长度，同时避免其它信号线接近RC部位。噪讯对策滤波器某些情况要求滤波器具备非常敏锐的噪讯消除特性，由于被动式滤波器无法产生十分敏锐的噪讯消除特性，必需使用主动式滤波器才能符合实际需求。噪讯对策上特殊用途除外，通常都不要求敏锐的噪讯消除特性。主要原因是噪讯通常都比信号的频率高，因此大多使用被动式滤波器或是低通滤波器，此外使用主动式滤波器时，可以合并使用被动式滤波器。信号强度很低或是要求高精度的场合，电子组件产生的噪讯反而成为问题，由于许多电子组件产生的噪讯刚好与信号的频宽的平方根呈比例，因此缩减信号的频宽就可以降低噪讯。在交流增幅时必需消除直流成份，此时可以考虑使用电容器构成的高通滤波器，高通滤波器再与可以消除高频的低通滤波器组合，就变成所谓的频通滤波器(图12)。　频通滤波器基本结构与图7的电路相同，两者主要差异是图7要求的特性是微分领域。由于频率比微分领域更高的频域属于不要的范围，因此必需尽快使它衰减。相较之下交流增幅器要求信号的频域必需具备平坦特性，以噪讯对策的立场而言却要求充分的频宽，然而频域变宽噪讯也随着加大，换言之理论上频宽与频宽无法两者满足上述要求。主动电路被动电路与主动电路如上所述被动电路无法制作完全积分电路与完全微分电路，必需改用主动电路，然而完全微分电路并不实用，即使是主动电路仍旧必需使用不完全微分电路。图13是典型的完全积分与完全微分电路；图14两电路的特性；图15是典型的不完全积分与不完全微分电路。 　  理论上具备某种范围特性的滤波器，可以制作被动电路或是主动电路，反过来说如果不是主动滤波器，就无法制作具备某些特性的电路，尤其是特性非常独特、优秀的滤波器通常都是主动方式。如果主动或是被动都可以获得相同特性的场合，当然是被动方式制作成本比较低，不过以噪讯对策的立场而言，某些情况反而是采用主动方式反而比较适当(图16)。即使是被动式滤波器，只要在滤波器下游插入缓冲器或是非反相增幅器，它的耐噪讯特性几乎与主动式滤波器相同。 　如上所述不完全微分电路除了具备与被动式滤波器相同特性之外，它还能够制作具备其它特性的电路(图17)。类似这样同时拥有低频时的完全特性，以及高频时不完全特性，一般电路很少使用，在自动控制器领域这种特性称为PI动作。　完全微分电路不完全微分电路取代完全微分电路时，它与不完全积分电路取代完全积分电路一样，使用上完全没有问题。换言之在图3(a)的频域范围内，即使是不完全积分电路，它的特性与完全积分电路相同，不过某些情况建议读者最好改用不完全积分电路。主动式的完全积分电路只要输入不是0，它会持续将该值积分造成输出饱和，某些应用增幅器一旦产生饱和，回复到正常动作必需花费相当长的时候，此时若使用不完全积分电路，某些情况可以避开饱和问题(图18)。必需注意的是即使使用不完全积分电路，随着条件的不同同样会发生饱和现象，此时必需仔细计算不会发生饱和现象的条件。 　噪讯对策用滤波器利用滤波器消除噪讯时，主动式滤波器有某些限制，因此必需根据信号的频率范围，选择接近满足理想特性的电子组件。不过实际上噪讯的频率比信号的频率高，即使选择对噪讯频率有效的电阻器或是电容器，如果应用增幅器无法覆盖噪讯频率，主动式滤波器对高频的噪讯频率可能无法发挥应有的功能，亦即丧失噪讯对策应有的效果。此时若选择可以覆盖噪讯频率的应用增幅器，藉此满足信号要求的特定特性，同时还希望能够在噪讯频率范围内动作，通常这种要求非常不易达成，即使达成它的成本代价非常高，比较实用方法是合并使用被动式滤波器，图19是典型合并使用被动式滤波器的电路。 高次滤波器噪讯对策用滤波器大多不要求敏锐特性，不过模拟/数字转换时使用的噪讯滤波器却要求敏锐特性，此时必需使用主动式滤波器或是高次滤波器。所谓高次滤波器是2次以上滤波器的概称，滤波的次数越高越能实现敏锐的特性(图20)。如图20所示频率1dec(10倍)产生-20dB变化，特性与次数呈比例变成非常敏锐的特性。2次滤波器是高次滤波器的基本型，2次以上的滤波器大多是由2次与1次滤波器组合构成(图21)。 　 图22是2次低通滤波器的电路范例。1次滤波器利用一个电阻器与电容器构成，2次滤波器则使用二个电阻器或与电容器。　此处假设n次滤波器是由n组电阻器与电容器构成，2次滤波器的消除频率可用下式表示： Q(QualityFactor)可用下式表示:　1次滤波器的波形呈一定状，相较之下2次滤波器的波形却不断改变，主要原因是波形取决于Q值，图23是Q与频率特性的关系。 　如图所示消除频率时，低频的通过领域与高频的阻碍领域，它的特性并未受到Q值的影响，不过阻碍领域附近的特性却受到Q值的影响，尤其是Q值很小时消除特性比较迟缓，相较之下QA值很大时增益会出现峰值，该特性称为共振现象，在低通滤波器非常忌讳这种共振现象。时称为临界制动(Criticaldamping)，增益不会出现峰值的条件下，临界制动成为特性敏锐滤波器的指标。虽然被动式滤波器可以作某种程度接近临界制动件，不过此时只能获得非常迟缓的噪讯消除特性。2.CISC,RISCCISC(复杂指令集计算机）和RISC（精简指令集计算机）是前CPU的两种架构。早期的CPU全部是CISC架构，它的设计目的是要用最少的机器语言指令来完成所需的计算任务。CISC（ComplexInstructionSetComputer）结构有其固有的缺点，CISC指令集的各种指令中，其使用频率却相差悬殊，大约有20％的指令会被反复使用，占整个程序代码的80％。而余下的80％的指令却不经常使用，在程序设计中只占20％，显然，这种结构是不太合理的。RISC并非只是简单地去减少指令，而是把着眼点放在了如何使计算机的结构更加简单合理地提高运算速度上。RISC结构优先选取使用频最高的简单指令，避免复杂指令；将指令长度固定，指令格式和寻地方式种类减少；以控制逻辑为主，不用或少用微码控制等措施来达到上述目的。到目前为止，RISC体系结构也还没有严格的定义，一般认为，RISC体系结构应具有如下特点：采用固定长度的指令格式，指令归整、简单、基本寻址方式有2～3种。使用单周期指令，便于流水线操作执行。大量使用寄存器，数据处理指令只对寄存器进行操作，只有加载/存储指令可以访问存储器，以提高指令的执行效率。当然，和CISC架构相比较，尽管RISC架构有上述的优点，但决不能认为RISC架构就可以取代CISC架构，事实上，RISC和CISC各有优势，而且界限并不那么明显。现代的CPU往往采CISC的外围，内部加入了RISC的特性，如超长指令集CPU就是融合了RISC和CISC的优势，成为未来的CPU发展方向之一。 3.数据链路层数据链路可以粗略地理解为数据通道。物理层要为终端设备间的数据通信提供传输媒体及其连接，媒体是长期的，连接是有生存期的。在连接生存期内,收发两端可以进行不等的一次或多次数据通信.每次通信都要经过建立通信联络和拆除通信联络两过程.这种建起来的数据收发关系就叫作数据链路。4.IIR滤波器IIR(InfiniteImpulseResponse)数字滤波器，又名“无限脉冲响应数字滤波器”，或“递归滤波器”。递归滤波器，也就是IIR数字滤波器，顾名思义，具有反馈，一般认为具有无限的脉冲响应。IIR滤波器有以下几个特点：①IIR数字滤波器的系统函数可以写成封闭函数的形式。②IIR数字滤波器采用递归型结构，即结构上带有反馈环路。③IIR数字滤波器在设计上借助了成熟的模拟滤波器的成果④IIR数字滤波器的相位特性不好控制，对相位要求较高时，需加相位校准网络。1.1、封闭函数　　IIR数字滤波器的系统函数可以写成封闭函数的形式。1.2、IIR数字滤波器采用递归型结构　　IIR数字滤波器采用递归型结构，即结构上带有反馈环路。IIR滤波器运算结构通常由延时、乘以系数和相加等基本运算组成，可以组合成直接型、正准型、级联型、并联型四种结构形式，都具有反馈回路。由于运算中的舍入处理，使误差不断累积，有时会产生微弱的寄生振荡。1.3、借助成熟的模拟滤波器的成果　　IIR数字滤波器在设计上可以借助成熟的模拟滤波器的成果，如巴特沃斯、契比雪夫和椭圆滤波器等，有现成的设计数据或图表可查，其设计工作量比较小，对计算工具的要求不高。在设计一个IIR数字滤波器时，我们根据指标先写出模拟滤波器的公式，然后通过一定的变换，将模拟滤波器的公式转换成数字滤波器的公式。1.4、需加相位校准网络　　IIR数字滤波器的相位特性不好控制，对相位要求较高时，需加相位校准网络。二、IIR数字滤波器与FIR数字滤波器的区别2.1、单位响应　　IIR数字滤波器单位响应为无限脉冲序列，而FIR数字滤波器单位响应为有限的；　　FIR滤波器，也就是“非递归滤波器”，没有引入反馈。这种滤波器的脉冲响应是有限的。2.2、幅频特性　　IIR数字滤波器幅频特性精度很高，不是线性相位的，可以应用于对相位信息不敏感的音频信号上；FIR数字滤波器的幅频特性精度较之于IIR数字滤波器低，但是线性相位，就是不同频率分量的信号经过fir滤波器后他们的时间差不变，这是很好的性质。2.3、实时信号处理 　　FIR数字滤波器是有限的单位响应也有利于对数字信号的处理，便于编程，用于计算的时延也小，这对实时的信号处理很重要。三、IIR数字滤波器的设计　　利用MATLAB信号处理工具箱中的滤波器设计和分析工具(FDATool)可以很方便地设计出符合应用要求的未经量化的IIR数字滤波器。需要将MATLAB设计出的IIR数字滤波器进一步分解和量化，从而获得可用FPGA实现的滤波器系数。3.1、IIR数字滤波器的设计步骤　　由于采用了级联结构，因此如何将滤波器的每一个极点和零点相组合，从而使得数字滤波器输出所含的噪声最小是个十分关键的问题。为了产生最优的量化后的IIR数字滤波器，采用如下步骤进行设计。　　3.1.1、首先计算整体传递函数的零极点；　　3.1.2、选取具有最大幅度的极点以及距离它最近的零点，使用它们组成一个二阶基本节的传递函数；　　3.1.3、对于剩下的极点和零点采用与3.2相类似的步骤，直至形成所有的二阶基本节。　　通过上面三步法进行的设计可以保证IIR数字滤波器中N位乘法器产生的量化舍入误差最小。3.2、获得最优IIR数字滤波器系数　　为了设计出可用FPGA实现的数字滤波器，需要对上一步分解获得的二阶基本节的滤波器系数进行量化，即用一个固定的字长加以表示。量化过程中由于存在不同程度的量化误差，由此会导致滤波器的频率响应出现偏差，严重时会使IIR滤波器的极点移到单位圆之外，系统因而失去稳定性。为了获得最优的滤波器系数，采用以下步骤进行量化。　　3.2.1、计算每个系数的绝对值；　　3.2.2、查找出每个系数绝对值中的最大值；　　3.2.3、计算比此绝对值大的最小整数；　　3.2.4、对3.2.3的结果取反获得负整数；　　3.2.5、计算需要表示此整数的最小位数；　　3.2.6、计算用于表示系数值分数部分的余下位数。　　除了系数存在量化误差，数字滤波器运算过程中有限字长效应也会造成误差，因此对滤波器中乘法器、加法器及寄存器的数据宽度要也进行合理的设计，以防止产生极限环现象和溢出振荡。与FIR数字滤波器的设计不同，IIR滤波器设计时的阶数不是由设计者指定，而是根据设计者输入的各个滤波器参数（截止频率、通带滤纹、阻带衰减等），由软件设计出满足这些参数的最低滤波器阶数。在MATLAB下设计不同类型IIR滤波器均有与之对应的函数用于阶数的选择。5.FIR滤波器FIR(FiniteImpulseResponse)滤波器：有限长单位冲激响应滤波器，是数字信号处理系统中最基本的元件，它可以在保证任意幅频特性的同时具有严格的线性相频特性，同时其单位抽样响应是有限长的，因而滤波器是稳定的系统。因此，FIR滤波器在通信、图像处理、模式识别等领域都有着广泛的应用。一、FIR滤波器的种类　　目前，FIR滤波器的硬件实现有以下几种方式： 1.1、数字集成电路FIR滤波器　　一种是使用单片通用数字滤波器集成电路，这种电路使用简单，但是由于字长和阶数的规格较少，不易完全满足实际需要。虽然可采用多片扩展来满足要求，但会增加体积和功耗，因而在实际应用中受到限制。1.2、DSP芯片FIR滤波器　　另一种是使用DSP芯片。DSP芯片有专用的数字信号处理函数可调用，实现FIR滤波器相对简单，但是由于程序顺序执行，速度受到限制。而且，就是同一公司的不同系统的DSP芯片，其编程指令也会有所不同，开发周期较长。1.3、可编程FIR滤波器　　还有一种是使用可编程逻辑器件，FPGA／CPLD。FPGA有着规整的内部逻辑块整列和丰富的连线资源，特别适合用于细粒度和高并行度结构的FIR滤波器的实现，相对于串行运算主导的通用DSP芯片来说，并行性和可扩展性都更好。二、FIR的特点　　有限长单位冲激响应（FIR）滤波器有以下特点：　　(1)系统的单位冲激响应h(n)在有限个n值处不为零；　　(2)系统函数H(z)在|z|>0处收敛，极点全部在z=0处（因果系统）；　　(3)结构上主要是非递归结构，没有输出到输入的反馈，但有些结构中（例如频率抽样结构）也包含有反馈的递归部分。　　设FIR滤波器的单位冲激响应h(n)为一个N点序列，0≤n≤N—1，则滤波器的系统函数为　　H(z)=∑h(n)*z^-n　　就是说，它有（N—1）阶极点在z=0处，有（N—1）个零点位于有限z平面的任何位置。FIR滤波器有以下几种基本结构：2.1、横截型（卷积型、直接型）　　（7.10）式的系统的差分方程表达式为　　y(n)=∑h(m)x(n-m)　(7.11）　　很明显，这就是线性移不变系统的卷积和公式，也是x(n)的延时链的横向结构，如图4-11所示，称为横截型结构或卷积型结构，也可称为直接型结构。将转置定理用于图4-11，可得到图4-12的转置直接型结构。　　图7.11FIR滤波器的横截型结构2.2、级联型　　将H(z)分解成实系数二阶因子的乘积形式　　（7.12）　　其中[N/2]表示取N/2的整数部分。若N为偶数，则N—1为奇数，故系数B2K中有一个为零，这是因为，这时有奇数个根，其中复数根成共轭对必为偶数，必然有奇数个实根。图7-13画出N为奇数时，FIR滤波器的级联结构，其中每一个二阶因子用图4-11的横型结构。　　这种结构的每一节控制一对零点，因而再需要控制传输零点时，可以采用它。但是这种结构所需要的系数B2k（I=0，1，2，k，=1，2，．．．，［Ｎ/2］）比卷积型的系数h(n)要多，因而所需的乘法次数也比卷积型的要多。　　图9.13FIR滤波器的级联型结构2.3、频率抽样型　　在第三章中已说过，把一个有限长序列（长度为N点）的z变换H(z)在单位圆上作N等分抽样，就得到H(k)，其主值序列就等于h(n)的离散傅里叶变换H(k)。那里也说到用H (k)表示的H(z)的内插公式为　　（7.13）　　这个公式就为FIR滤波器提供了另外一种结构，这种结构由两部分级联组成。　　（7.14）　　其中级联的第一部分为　　(7.15）　　这是一个FIR子系统，是由N节延时单元构成的梳状滤波器，令　　则有　　即Hc(z)在单位圆上有N个等间隔角度的零点，它的频率响应为　　（7.16）　　因而幅度响应为　　幅角为　　其子网络结构及频率响应幅度见图7.14。　　级联的第二部分为　　它是由N个一阶网络并联组成，而这每一个一阶网络都是一个谐振器　　（7.17）　　令H"k(z)的分母为零，即令　　可得到此一阶网络在单位圆上有一个极点　　图7.14梳状滤波器结构及频率响应幅度　　图7.15FIR滤波器的频率抽样型结构　　也就是说：此一阶网络在频率为　　处响应为无穷大，故等效于谐振频率为2πk/N的无损耗谐振器。这个谐振器的极点正好与梳状滤波器的一个零点（I=k）相抵消，从而使这个频率（ω=2πk/N）上的频率响应等于H(k)。这样，N个谐振器的N个极点就和梳状滤波器的N个零点相互抵消，从而在N个频率抽样点上（ω=2πk/N，k=0，1，．．．，N—1）的频率响应就分别等于N个H(k)值。　　N个并联谐振器与梳状滤波器级联后，就得到图7.15的频率抽样结构。　　频率抽样结构的特点是它的系数H(k)就是滤波器在ω=2πk/N处的响应，因此控制滤波器的频率响应很方便。但是结构中所乘的系数H(k)及WN都是复数，增加了乘法次数和存储量，而且所有极点都在单位圆上，由系数WN决定，这样，当系数量化时，这些极点会移动，有些极点就不能被梳状滤波器的零点所抵消（零点由延时单元决定，不受量化的影响）。系统就不稳定了。　　为了克服系数量化后可能不稳定的缺点，可以将频率抽样结构做一点修正，即将所有零、极点都移到单位圆内某一靠近单位圆、半径为r(r小于或近似等于1)的圆上（r为正实数）。2.4、快速卷积结构　　前一章谈到，只要将两个有限长序列补上一定的零值点，就可以用圆周卷积来代替两序列的线性卷积。由于时域的圆周卷积，等效到频域则为离散傅立叶变换的乘积。因而，如果　　即将输入x(n)补上L—N1个零值点，将有限长单位冲激响应h(n)补上L—N2个零值点，只要满足L>=N1+N2—1，则L点的圆周卷积就能代表线性卷积，即　　用DFT表示，则有　　Y(k)=X(k)H(k)　　因而有　　其中　　Y(k)=DFT[y(n)]，L点　　X(k)=DFT[x(n)]，L点 　　H(k)=DFT[h(n)]，L点　　这样，我们就可得到图7.16的快速卷积结构，当N1，N2足够长时，它比直接计算线性卷积要快得多。这里计算DFY和IDFT都采用快速傅立叶变换计算方法。6.分组交换的特点和不足分组交换也称为包交换。分组交换机将用户要传送的数据按一定长度分割成若干个数据段，这些数据段叫做“分组”(或称包)。传输过程中，需在每个分组前加上控制信息和地址标识(即分组头)，然后在网络中以“存储——转发”的方式进行传送。到了目的地，交换机将分组头去掉，将分割的数据段按顺序装好，还原成发端的文件交给收端用户，这一过程称为分组交换。分组交换的特点有：分组交换方式具有很强的差错控制功能，信息传输质量高。网络可靠性强。分组交换网对传送的数据能够进行存储转发，使不同速率、不同类型终端之间可以相互通信。由于以分组为单位在网络中进行存储转发，比以报文为单位进行存储转发的报文交换时延要小得多，因此能满足会话型通信对实时性的要求。在分组交换中，由于采用了“虚电路”技术，使得在一条物理线路上可同时提供多条信息通路，即实现了线路的统计时分复用，线路利用率高。分组交换的传输费用与距离无关，不论用户是在同城使用，还是跨省使用，均按同一个单价来计算。因此，分组网为用户提供了经济实惠的信息传输手段。交换技术的不足：①在典型的用户应用中，大部分时间线路是闲着的。这样，在数据连接场合中，线路交换方式效率十分低下；②在线路交换网中，连接为传输提供了恒定的数据传输速率，这样，就要求连接的两台设备必须以同样的数据传输速率传输信号，限制了各主计算机互联的网络的利用率。7.波形变换从正弦波->方波->锯齿波->方波,设计电路答：RC振荡电路产生正弦波―――比较电路――积分电路――脉宽调制电路8.C51指针和数据存贮类型c51的指针有几位？数据存贮类型有几类？ 答：C51中支持“基于存储器的”指针和“一般”指针两种指针类型。 “基于存储器的”指针的长度可为1字节或者2字节。“一般”指针类型包括3字节，其中1字节存储类型和2字节偏移。基本类型（位型bit，字符型char，整型int，长整型long，浮点型float，双精度浮点型 double）构造类型（数组类型array，结构体类型struct，共用体union，枚举enum）指针类型空类型9.选择运放的标准输入失调电压，输入偏置电流，输入失调电流，温度漂移，最大差模输入电压，最大共模输入电压，最大输出电流，开环带宽BW，开环放大倍数，精度与转换速度，噪声系数与干扰，功耗情况等。10.差分放大电路一般采用那种放大电路？有什么优点？为什么采用？  差分放大电路，抑制零点漂移，提高整个电路的共模抑制比。差分放大电路利用电路参数的对称性和负反馈作用，有效地稳定静态工作点，以放大差模信号抑制共模信号为显著特征，广泛应用于直接耦合电路和测量电路的输入级。但是差分放大电路结构复杂、分析繁琐，特别是其对差模输入和共模输入信号有不同的分析方法，难以理解，因而一直是模拟电子技术中的难点。差分放大电路：按输入输出方式分：有双端输入双端输出、双端输入单端输出、单端输入双端输出和单端输入单端输出四种类型。按共模负反馈的形式分：有典型电路和射极带恒流源的电路两种。差分放大电路　　(a)射极偏置差放(b)电流源偏置差放　　差放有两个输入端子和两个输出端子，因此信号的输入和输出均有双端和单端两种方式。双端输入时，信号同时加到两输入端；单端输入时，信号加到一个输入端与地之间，另一个输入端接地。双端输出时，信号取于两输出端之间；单端输出时，信号取于一个输出端到地之间。因此，差动放大电路有双端输入双端输出、单端输入双端输出、双端输入单端输出、单端输入单端输出四种应用方式。上面两个电路均为双端输入双端输出方式。　　（a）电阻Re是T1和T2两管的公共射极电阻，或称射极耦合电阻，它实际上就是在工作点稳定电路中旨入的射极电阻，只是此处将两个电阻的射极电阻合并成一个Re，所以经它的作用是稳定静态工作点，对零漂做进一步的仰制。电阻Re常用等效内阻极大的恒流源I0来代替，以便更有效地提高抑制零漂的作用。负电源-VEE用来补偿射极电阻Re两端的直流压降，以避免采用电压过高的单一正电源+VCC，并可扩大输出电压范围，使两基极的静态电位为零，基极电阻Rb通常为外接元件，也可不用，其作用是限制基极静态电流并提高输入电阻，RL为外接负载电阻。基本状态　　差放的外信号输入分差模和共模两种基本输入状态。当外信号加到两输入端子之间，使两个输入信号vI1、vI2的大小相等、极性相反时，称为差模输入状态。此时，外输入信号称为差模输入信号，以vId表示，且有: 　　当外信号加到两输入端子与地之间，使vI1、vI2大小相等、极性相同时，称为共模输入状态，此时的外输入信号称为共模输入信号，以vIC表示，且:　　当输入信号使vI1、vI2的大小不对称时，输入信号可以看成是由差模信号vId和共模信号vIc两部分组成，其中动态时分差模输入和共模输入两种状态。　　(1)对差模输入信号的放大作用　　当差模信号vId输入(共模信号vIc=0)时，差放两输入端信号大小相等、极性相反，即vI1=－vI2=vId/2,因此差动对管电流增量的大小相等、极性相反，导致两输出端对地的电压增量，即差模输出电压vod1、vod2大小相等、极性相反，此时双端输出电压vo=vod1－vod2=2vod1=vod,可见，差放能有效地放大差模输入信号。　　要注意的是：差放公共射极的动态电阻Rem对差模信号不起(负反馈)作用。　　(2)对共模输入信号的抑制作用　　当共模信号vIc输入(差模信号vId=0)时，差放两输入端信号大小相等、极性相同，即vI1=－vI2=vIc,因此差动对管电流增量的大小相等、极性相同，导致两输出端对地的电压增量，即差模输出电压voc1、voc2大小相等、极性相同，此时双端输出电压vo=voc1－voc2=0,可见，差放对共模输入信号具有很强的抑制能力。　　此外，在电路对称的条件下，差放具有很强的抑制零点漂移及抑制噪声与干扰的能力。11.DSP、8086和51的区别  答：①DSP数字信号处理器，程序一般在RAM里运行，一般采用多总线结构（即哈佛结构），DSP多采用同步口，针对信号处理做了硬件上的支持，如FIR、MAC、乘方、开方等，主要应用于大量浮点或定点运算场合特别是数字信号处理。 ②8086是intel推出的第一款通用微处理器，采用冯诺伊曼传统计算机结构。③51是intel推出的第一款单片机，单片机的程序一般在flash或者rom里运行，单片机接口多采用异步口，主要应用于控制。 原创】DSP和51之我见--顺便说说DSP除法经过一段时间的学习，对于DSP有了一定的自我见解了。本人是大学专业是自动化，用的最多的是51单片机，学习最多的是控制理论，用的最多的算法是PID算法，控制的一般是电机等。工作后倒是基本没有碰电机等东西了。进来买了基本DSP的书，学习了一下。一些学习心得说出来给各位看看，讲得不对的地方不要见笑。到底DSP是什么，我们又需要学习一些什么？不同过程的学习获得了不同阶段的理解。刚开始，感觉DSP是一些和51类似的器件，只是该CPU功能强大一些。具体强大在什么地方呢？1、架构！51用的是冯诺伊曼架构，DSP器件使用的哈佛架构，一个是程序、数据、IO共用地址编码，一个是程序、数据、IO独立地址编码，所以，51的指令是一条一条的执行，DSP的指令可以多条并行处理，从而获得了更快的计算速度。2、运算能力。很多DSP器件硬件支持浮点数乘法，同时有硬件循环指令。硬件浮点乘法极大的提高了运算能力。硬件循环指令又大大的释放了重复运算时CPU的干预开销。两者合一大大提高了DSP器件的运算能力。3、如果到这里看来，我们会仅仅说DSP只是一个增强的51芯片而已，没有什么特别的地方吗！为什么要独立出来自成一体呢？经过进一步的学习，DSP拆开来看就是数字信号处理，深一步的理解，何谓数字信号处理呢？和他对应的就是模拟信号处理。如果将数字信号处理和模拟信号处理放到一起来看，各位就会明白了。我是学习自动化出身的，不可避免的和模拟信号处理结下了不解之缘。如果要我用模拟器件来做一阶滤波，或者是二阶滤波，或者是巴特奥斯滤波器等等，手到擒来的事情，又或者做一些其他的低通，高通，带通，带阻也不会是一件困难的事情。由于模拟信号的先入为主，之前从来没有想过数字上的处理也可以实现模拟信号处理的功能。DSP的精髓也就是如他自己所表现的，通过采样信号得到的数据，经过数字处理，将信号输出自己的期望值。这个过程可以这样来看，信号输入-->AD-->滤波处理-->DA-->信号输出，如果忽略这个过程（AD-->滤波处理-->DA），那么就是{信号输入-->变换-->信号输出}。可以看到，这个过程和模拟信号的处理过程是一样的！    可以得出结论，DSP的精髓就是……12.微控制器微控制器是将微型计算机的主要部分集成在一个芯片上的单芯片微型计算机。微控制器诞生于20世纪70年代中期，经过20多年的发展，其成本越来越低，而性能越来越强大，这使其应用已经无处不在，遍及各个领域。例如电机控制、条码阅读器／扫描器、消费类电子、游戏设备、电话、HVAC、楼宇安全与门禁控制、工业控制与自动化和白色家电(洗衣机、微波炉)等。　微控制器可从不同方面进行分类：根据数据总线宽度可分为8位、16位和32位机；根据存储器结构可分为Harvard结构和VonNeumann结构；根据内嵌程序存储器的类别可分为OTP、掩膜、EPROM／EEPROM和闪存Flash；根据指令结构又可分为CISC(ComplexInstructionSetComputer)和RISC(ReducedInstructionSetComputer)微控制器。本文将结合不同指令结构微控制器的发展及其特性进行论述。　　1微控制器的发展历程　　Intel公司作为最早推出微处理器的公司，同样也是最早推出微控制器的公司。继1976年推出MCS-48后，又于1980年推出了MCS-51，为发展具有良好兼容性的新一代微控制器奠定了良好的基础。在8051技术实现开放后，Philips、Atmel、Dallas和Siemens等公司纷纷推出了基于80C5l内核(805l的CMC)S版本)的微控制器。这些各具特色的产品能够满足大量嵌入式应用需求。基于80C51内核的微控制器并没有停止发展的脚步，例如现在Maxim／Dallas公司提供的DS89C430系列微控制器，其单周期指令速度已经提高到了805l的12倍。　　基于CISC架构的微控制器除了80C51外，还包括Motorola提供的68HC系列微控制器，这也是大量应用的微控制器系列。　　基于RISC架构的微控制器则包括Microchip的PIC系列8位微控制器等。在16位RISC架构的微控制器中，Maxim公司推出的MAXQ系列微控制器以其高性能、低功耗和卓越的代码执行效率，成为许多需要高精度混合信号处理以及便携式系统和电池供电系统的理想选择。　　2基于8051内核的CISC微控制器　　迄今为止，MCS-51已成为8位机中运行最慢的系列。现在Dallas推出的DS89C430系列产品在保持与80C51引脚和指令集兼容的基础上，每个机器周期仅为一个时钟，实现了8051系列的最高吞吐率。一般而言，对于现有的基于8051的应用软件可以直接写入DS89C430而无需进行更改。除此之外，DS89C 430还在许多其他方面引入了新的功能，从而为具体应用提供了更多灵活性。下面介绍DS89C430不同于8051的功能和特点。　　2.1片内程序存储器及应用　　片内程序存储器逻辑上分为成对的8KB、16KB或32KB闪存单元，以支持在应用编程。这允许器件在应用软件的控制下修改程序存储器，应用系统能够在执行其主要功能的情况下，完成在线软件升级。DS89C430集成了64B加密阵列，允许用户以加密形式查看数据，进行程序代码校验。　　器件支持通过RS-232串口实现在系统编程。在系统编程通过将器件的一个或多个外部引脚设置为某特定状态来激活引导加载程序。器件启动后，开始执行驻留于器件内部专用ROM的加载程序。一旦收到一个回车符号，串口就执行自动波特率功能，并与主机的波特率同步。如图1所示是在系统编程的物理连接．简单的引导加载程序接口允许使用几种方法来实现PC机与目标微控制器间的通信。最简单的方法是使用Dallas的微控制器工具包(MTK)软件．它具有高度前端特征，简化了目标配置，上传、下载代码以及特殊功能配置等任务操作。　　2.2双数据指针　　8051微控制器是通过MOVX指令来访问片外数据空间的，用MOVX@DPTR指令可访问整个64KB的片外数据存储器。传统的8051只有一个数据指针DPTR，要将数据从一个地址移到另一个地址非常麻烦。DS89C430则具备双数据指针DPTR0和DPTRl，因此软件可以使用一个指针装载源地址，另一个指针装载目的地址。DPTR0的SFR地址与805l相同(82H和83H)，因此使用该指针时源代码无需更改，DPTRl位于84H和85H地址。所有与数据指针相关的操作都使用活动数据指针，活动指针通过控制位SEL选择。每个指针还各有　　一个控制位，决定INCDPTR操作是递增还是递减数据指针值。　　在拷贝数据块时，与使用单数据指针相比，双数据指针可以节省大量代码。用户通过转换SEL位来转换活动数据指针，其中一种方法可通过执行INCDPS指令来实现。对于这些大的数据块拷贝，用户必须频繁执行该指令来转换DPTR0和DPTRl。为了在节省代码的同时提高运行速度和效率，DS89C430又包含了一个转换选择位(TSL)，来确定执行MOVX指令时硬件是否自动转换SEL位，这样就可以省去INCDPS指令并进一步提高运行速度。　　大的数据块拷贝需要源指针和目的指针逐字节寻址数据空间，传统的方法是通过使用INCDPTR指令来增加数据指针。为了进一步提高数据传输速率，引入了自动增减控制位(AID)，用以确定执行MOVX指令时，是否会自动增减活动指针值。表l为各种情况下DS80C320和DS89C430进行64B数据块传输时的速度比较。从表l中可以看出，采用双数据指针后运行速度得到极大提高。　　2.3电源管理和时钟分频控制　　CMOS电路的功耗主要由两部分组成：连续漏电流造成的静态功耗以及对负载电容进行充放电所需的转换开关电流造成的动态功耗。其中，动态功耗是总体功耗的主要部分，该功耗(PD)可以通过负载电容(CL)、电源电压(VDD)和工作频率(f)进行计算，即：PD=CL×VDD2×f。　　对于某具体应用，电容和电源电压相对固定，而处理器的处理速度在不同时刻可能是不同的，因此工作频率可以根据不同需要进行调整，从而在不影响系统性能的前提下达到降低功耗的要求。　　DS89C430支持三种低功耗节电模式。　　①系统时钟分频控制：允许微控制器使用内部分频的时钟源继续工作，以节省功耗。通过软件设置时钟分频控制位，设置工作速率为每机器周期1024个振荡器周期．　　② 空闲模式：以静态方式保持程序计数器，并挂起处理器。在此模式中，处理器不取指令也不执行指令。除了外围接口时钟保持为活动状态以及定时器、看门狗、串口和电源监视功能仍然工作外，所有的资源均保存。处理器能够使用允许的中断源退出空闲模式。　　③停机模式：禁止处理器内部的所有电路。所有片内时钟、定时器和串口通信都停止运行，处理器不执行任何指令。通过使用六个外部中断中的任何一个，处理器都能够退出停机模式。　　3基于RISC架构的微控制器　　MAXQ2000微控制器是Maxino／Dallas公司推出的一款基于RISC架构的16位微控制器。理解这款微控制器的一些结构特点，可以使我们更好地理解RISC结构微控制器的最新发展趋势和技术特点，从而为我们构建新型系统提供更加理想的选择。MAXQ2000的指令读取和执行操作在一个周期内完成，而没有流水线操作，这是因为指令既包含了操作码也包括了数据。字母Q表示这款微控制器的一个重要特点便是“安静”，MAXQ架构通过智能化的时钟管理来降低噪声．这意味着MAXQ只向那些需要使用时钟的电路提供时钟，这样既降低了功耗，又为模拟电路的整合提供了一个最安静的环境。它包含液晶显示(LCD)接口，最多可以驱动100或132段(两种版本)。这款微控制器的功耗指标和MIPS／MHz代码效率方面都在同类微控制器当中遥遥领先．下面介绍MAXQ2000的主要特性。　　3.1指令集　　指令集由23条对寄存器和存储器进行操作的固定长度的16位指令组成。指令集高度正交，允许算术和逻辑操作使用累加器和任何寄存器。特殊功能寄存器控制外围设备，并细分成寄存器模块。产品系列的结构是模块化的，因此新的器件和模块能够继续使用为现有产品开发的代码．该结构是基于传送触发的，这意味着对某一寄存器位置的读或写会产生额外作用。这些额外作用构成了由汇编器定义的高层操作码的基础，如ADDC、OR和JUMP等。　　3.2存储器配置　　MAXQ2000具有32KB闪存、lKBRAM、4KB的内部ROM存储器块和16级堆栈存储器。存储器缺省配置成Harvard结构，程序和数据存储器具有独立的地址空间，还可以使能为VorlNcumann存储器配置模式，即将固定用途ROM、代码和数据存储器放置到一个连续的存储器映射中．这适合于需要进行动态程序修改或特殊存储器配置的应用。闪存程序存储器可以通过16字密钥进行密码保护，从而防止未授权者访问程序存储器。同时，还具有3个数据指针，支持高效快速地处理数据．　　固定用途ROM由可以在应用软件中进行调用的子程序组成(缺省起始地址为8000H)．包括：通过JTAG或UART接口进行在系统编程(引导加载程序)；在电路调试程序；测试程序(内部存储器测试，存储器加载等)；用于在应用闪存编程和快速查找表的用户可调用程序。无论以任何方式复位，都从固定用途ROM开始运行程序。R。M软件决定程序立刻跳转到8000H位置、用户应用代码的起始位置、还是上面提到的某特定用途子程序．用户可访问固定用途ROM中的程序，并且可以由应用软件调用这些程序。　　3.3寄存器组　　器件的大多数功能是由寄存器组来控制的。这些寄存器为存储器操作提供工作空间，并配置和寻址器件上的外设寄存器。寄存器分成两大类：系统寄存器和外设寄存器．公共寄存器组也称作系统寄存器，包括ALU、累加器寄存器、数据指针、堆栈指针等。外设寄存器定义了可能包含在基于MAXQ架构的不同产品中的附加功能．　　3.4电源管理　　MAXQ2000同样提供了先进的电源管理功能，根据系统不同时刻的不同性能需求，可以动态设置处理速度，从而大大降低功耗。通过软件选择分频功能，来选择系统时钟周期是l、2、4或者8个振蔼周期。为进一步降低功耗，还有另外三种低功耗模式，256分频、32kH。和停机模式。 　　3.5中断　　提供多个中断源，可对内部和外部事件快速响应。MAXQ结构采用了单一中断向量(IV)和单一中断服务程序(ISR)设计。必须在用户中断程序内清除中断标志，以避免由同一中断源引发重复中断。当检测到使能的中断时，软件跳转到一个用户可编程的中断向量位置。　　一旦软件控制权转移到ISR，可以使用中断识别寄存器(IIR)来判定中断源是系统寄存器还是外设寄存器。然后，就可以查询特定模块以确定具体中断源，并采取相应的操作。由于中断源是由用户软件识别的，因此用户可以为每种应用确立一个独特的中断优先级方案。　　3.6高速硬件乘法器　　集成的硬件乘法器模块执行高速乘法、乘方和累加操作，并能在一个周期内完成一个16位×16位乘法和累加操作。硬件乘法器由2个16位并行加载操作数寄存器(MA，MB)和1个累加器组成。加载寄存器能够自动启动操作，从而节省了重复计算的时间。硬件乘法器的累加功能是数字滤波、信号处理以及PII)控制系统中的一个基奉单元，这使得MAXQ2000可以胜任需要大量数学运算的应用。　　4结论　　通过以上两种基于CISC．和RISC架构的微控制器的对比分析，会发现许多共同的特性，如安全特性、外围设备、电源管理和在系统编程等。显然．它们都是适应具体应用的共性要求而增加的功能。两者最大的不同是指令结构的差异。MCS-51有50条基本指令，若累计各种不同寻址方式，指令共计lll条，对应的机器指令有单字节、双字节和三字节指令~68H(：05有62条基本指令，加上多种寻址方式，最终指令达210条，也分为单字节、双字节和三字节指令。比较而言，RISC微控制器的所有指令是由一些简单、等长度的指令构成．精简指令使微控制器的线路可以尽量优化，硬件结构更加简单，从而可以实现较低的成本和功耗，当然完成相同的工作可能需要更多的指令。所以，二者取舍之间没有绝对优势，只能说根据应用的不同需求和侧重来进行选择。　　微处理器是20世纪伟大的技术创新之一，由此而衍生的微控制器将微处理器和外设集于一身，为多种应用开创了新局面，并将继续发挥不可替代的作用。　　微处理器体系结构　　哈佛结构和冯•诺伊曼结构　　哈佛结构是一种将程序指令存储和数据存储分开的存储器结构。中央处理器首先到程序指令存储器中读取程序指令内容，解码后得到数据地址，再到相应的数据存储器中读取数据，并进行下一步的操作（通常是执行）。程序指令存储和数据存储分开，可以使指令和数据有不同的数据宽度，如Microchip公司的PIC16芯片的程序指令是14位宽度，而数据是8位宽度。　　哈佛结构的微处理器通常具有较高的执行效率。其程序指令和数据指令分开组织和存储的，执行时可以预先读取下一条指令。目前使用哈佛结构的中央处理器和微控制器有很多，除了上面提到的Microchip公司的PIC系列芯片，还有摩托罗拉公司的MC68系列、Zilog公司的Z8系列、ATMEL公司的AVR系列和安谋公司的ARM9、ARM10和ARM11，51单片机也属于哈佛结构。　　冯•诺伊曼结构也称普林斯顿结构，是一种将程序指令存储器和数据存储器合并在一起的存储器结构。程序指令存储地址和数据存储地址指向同一个存储器的不同物理位置，因此程序指令和数据的宽度相同，如英特尔公司的8086中央处理器的程序指令和数据都是16位宽。　　目前使用冯•诺伊曼结构的中央处理器和微控制器有很多。除了上面提到的英特尔公司的8086，英特尔公司的其他中央处理器、安谋公司的ARM7、MIPS公司的MIPS处理器也采用了冯•诺伊曼结构。 13.8051单片机　51单片机是对目前所有兼容Intel8031指令系统的单片机的统称。该系列单片机的始祖是Intel的8031单片机，后来随着Flashrom技术的发展，8031单片机取得了长足的进展，成为目前应用最广泛的8位单片机之一，其代表型号是ATMEL公司的AT89系列，它广泛应用于工业测控系统之中。目前很多公司都有51系列的兼容机型推出，在目前乃至今后很长的一段时间内将占有大量市场。51单片机即是基础入门的一个单片机，还是应用最广泛的一种。需要注意的是52系列的单片机一般不具备自编程能力。　　当前常用的51系列单片机主要产品有：　　*Intel的：80C31、80C51、87C51，80C32、80C52、87C52等；　　*ATMEL的：89C51、89C52、89C2051等；　　*Philips、华邦、Dallas、Siemens(Infineon)等公司的许多产品　　    ·8位CPU·4kbytes程序存储器(ROM)(52为8K)　　·256bytes的数据存储器(RAM)（52有384bytes的RAM）　　·32条I/O口线·111条指令，大部分为单字节指令　　·21个专用寄存器　　·2个可编程定时/计数器·5个中断源，2个优先级（52有6个）　　·一个全双工串行通信口　　·外部数据存储器寻址空间为64kB　　·外部程序存储器寻址空间为64kB　　·逻辑操作位寻址功能·双列直插40PinDIP封装　　·单一+5V电源供电　　CPU：由运算和控制逻辑组成，同时还包括中断系统和部分外部特殊功能寄存器；　　RAM：用以存放可以读写的数据，如运算的中间结果、最终结果以及欲显示的数据；　　ROM：用以存放程序、一些原始数据和表格；　　I/O口：四个8位并行I/O口，既可用作输入，也可用作输出；　　T/C：两个定时/记数器，既可以工作在定时模式，也可以工作在记数模式；　　五个中断源的中断控制系统；　　一个全双工UART（通用异步接收发送器）的串行I/O口，用于实现单片机之间或单片机与微机之间的串行通信；　　片内振荡器和时钟产生电路，石英晶体和微调电容需要外接。最高振荡频率为12M。 14.RS232、RS485① RS232是三芯线通信，信号单端方式传送，通信距离不超12米，理论上为30米RS485是两芯线通信，信号采用差分方式传送，通信距离不应超过1200米②逻辑电平不同；RS232“0”电平为＋3V～＋15V，“1”电平为－3V～－15V，实际常用±12V或±15V。RS485电平为“0”电平为＋2V～＋6V，“1”电平为－2V～－6V。③RS223传输速率较低，在异步传输时，波特率为20Kbps，RS-485的数据最高传输速率为10Mbps④RS232抗噪声干扰性弱，RS485抗共模干能力增强，即抗噪声干扰性好。15.VHDL VHDL的英文全名是Very-High-SpeedIntegratedCircuitHardwareDescriptionLanguage,诞生于1982年。1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言。自IEEE公布了VHDL的标准版本，IEEE-1076（简称87版)之后，各EDA公司相继推出了自己的VHDL设计环境，或宣布自己的设计工具可以和VHDL接口。　　此后VHDL在电子设计领域得到了广泛的接受，并逐步取代了原有的非标准的硬件描述语言。1993年，IEEE对VHDL进行了修订，从更高的抽象层次和系统描述能力上扩展VHDL的内容，公布了新版本的VHDL，即IEEE标准的1076-1993版本，（简称93版）。现在，VHDL和Verilog作为IEEE的工业标准硬件描述语言，又得到众多EDA公司的支持，在电子工程领域，已成为事实上的通用硬件描述语言。有专家认为，在新的世纪中，VHDL于Verilog语言将承担起大部分的数字系统设计任务。　　VHDL语言是一种用于电路设计的高级语言。它在80年代的后期出现。最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言。　　VHDL的英文全写是：VHSIC（VeryHighSpeedIntegratedCircuit）HardwareDescriptionLanguage.翻译成中文就是超高速集成电路硬件描述语言。因此它的应用主要是应用在数字电路的设计中。目前，它在中国的应用多数是用在FPGA/CPLD/EPLD的设计中。当然在一些实力较为雄厚的单位，它也被用来设计ASIC。　　VHDL主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计，或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（或称可视部分,及端口)和内部（或称不可视部分），既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL系统设计的基本点VHDL系统设计的特点　　与其他硬件描述语言相比，VHDL具有以下特点：功能强大、设计灵活 　　VHDL具有功能强大的语言结构，可以用简洁明确的源代码来描述复杂的逻辑控制。它具有多层次的设计描述功能，层层细化，最后可直接生成电路级描述。VHDL支持同步电路、异步电路和随机电路的设计，这是其他硬件描述语言所不能比拟的。VHDL还支持各种设计方法，既支持自底向上的设计，又支持自顶向下的设计；既支持模块化设计，又支持层次化设计。支持广泛、易于修改　　由于VHDL已经成为IEEE标准所规范的硬件描述语言，目前大多数EDA工具几乎都支持VHDL，这为VHDL的进一步推广和广泛应用奠定了基础。在硬件电路设计过程中，主要的设计文件是用VHDL编写的源代码，因为VHDL易读和结构化，所以易于修改设计。强大的系统硬件描述能力　　VHDL具有多层次的设计描述功能，既可以描述系统级电路，又可以描述门级电路。而描述既可以采用行为描述、寄存器传输描述或结构描述，也可以采用三者混合的混合级描述。另外，VHDL支持惯性延迟和传输延迟，还可以准确地建立硬件电路模型。VHDL支持预定义的和自定义的数据类型，给硬件描述带来较大的自由度，使设计人员能够方便地创建高层次的系统模型。独立于器件的设计、与工艺无关　　设计人员用VHDL进行设计时，不需要首先考虑选择完成设计的器件，就可以集中精力进行设计的优化。当设计描述完成后，可以用多种不同的器件结构来实现其功能。很强的移植能力　　VHDL是一种标准化的硬件描述语言，同一个设计描述可以被不同的工具所支持，使得设计描述的移植成为可能。易于共享和复用　　VHDL采用基于库（Library）的设计方法，可以建立各种可再次利用的模块。这些模块可以预先设计或使用以前设计中的存档模块，将这些模块存放到库中，就可以在以后的设计中进行复用，可以使设计成果在设计人员之间进行交流和共享，减少硬件电路设计。VHDL系统优势　　（1）与其他的硬件描述语言相比，VHDL具有更强的行为描述能力，从而决定了他成为系统设计领域最佳的硬件描述语言。强大的行为描述能力是避开具体的器件结构，从逻辑行为上描述和设计大规模电子系统的重要保证。　　（2）VHDL丰富的仿真语句和库函数，使得在任何大系统的设计早期就能查验设计系统的功能可行性，随时可对设计进行仿真模拟。　　（3）VHDL语句的行为描述能力和程序结构决定了他具有支持大规模设计的分解和已有设计的再利用功能。符合市场需求的大规模系统高效，高速的完成必须有多人甚至多个代发组共同并行工作才能实现。　　（4）对于用VHDL完成的一个确定的设计，可以利用EDA工具进行逻辑综合和优化，并自动的把VHDL描述设计转变成门级网表。　　（5）VHDL对设计的描述具有相对独立性，设计者可以不懂硬件的结构，也不必管理最终设计实现的目标器件是什么，而进行独立的设计。简单的VHDL例子　　---VHDLExample　　libraryieee;　　useieee.std_logic_1164.all;　　entityTONEis　　port(A,B:instd_logic;　　C:outstd_logic);　　endTONE; 　　architectureEXofTONEis　　begin　　C<=AORB;　　end;VHDL语言包含实体（ENTITY）、结构体（ARCHITECTURE）、配置（CONFIGURATION）、库（LIBRARY）和程序包（PACKAGE）五个组成部分。①实体由实体说明和结构体两部分组成。②结构体部分则定义了设计单元的具体功能、行为、数据流程或内部结构。③配置用于从库中选取所需单元来组成系统设计的不同版本。④程序包用于存放各设计模块能共享的数据类型、常数、子程序等⑤库用于存放已编译的实体、结构体、程序包和配置，它可由用户生成或由ASIC芯片制造商提供，以便于在设计中为大家所共享。16.VerilogHDLVerilogHDL是一种硬件描述语言（HDL:HardwareDiscriptionLanguage），是一种以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是目前世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。　　VerilogHDL就是在用途最广泛的C语言的基础上发展起来的一种件描述语言，它是由GDA(GatewayDesignAutomation)公司的PhilMoorby在1983年末首创的，最初只设计了一个仿真与验证工具，之后又陆续开发了相关的故障模拟与时序分析工具。1985年Moorby推出它的第三个商用仿真器Verilog-XL,获得了巨大的成功，从而使得VerilogHDL迅速得到推广应用。1989年CADENCE公司收购了GDA公司，使得VerilogHDL成为了该公司的独家专利。1990年CADENCE公司公开发表了VerilogHDL,并成立LVI组织以促进VerilogHDL成为IEEE标准，即IEEEStandard1364-1995.　　VerilogHDL的最大特点就是易学易用，如果有C语言的编程经验，可以在一个较短的时间内很快的学习和掌握，因而可以把VerilogHDL内容安排在与ASIC设计等相关课程内部进行讲授，由于HDL语言本身是专门面向硬件与系统设计的，这样的安排可以使学习者同时获得设计实际电路的经验。与之相比，VHDL的学习要困难一些。但VerilogHDL较自由的语法，也容易造成初学者犯一些错误，这一点要注意。编辑本段选择VHDL还是verilogHDL？　　这是一个初学者最常见的问题。其实两种语言的差别并不大，他们的描述能力也是类似的。掌握其中一种语言以后，可以通过短期的学习，较快的学会另一种语言。选择何种语言主要还是看周围人群的使用习惯，这样可以方便日后的学习交流。当然，如果您是集成电路（ASIC）设计人员，则必须首先掌握verilog，因为在IC设计领域，90％以上的公司都是采用verilog进行IC设计。对于PLD/FPGA设计者而言，两种语言可以自由选择。　　设计人员通过计算机对HDL语言进行逻辑仿真和逻辑综合，方便高效地设计数字电路及其产品。 　　常用的VerilogHDL语言开发软件有Altera公司的MAX+PLUSII，QuartusII和Xilinx公司的FoundationISE。编辑本段VerlogHDL的发展历史　　1、1981年GatewayAutomation(GDA)硬件描述语言公司成立。　　2、1983年该公司的PhilipMoorby首创了VerilogHDL，Moorby后来成为VerrlogHDL-XL的主要设计者和Cadence公司的第一合伙人。　　3、1984-1985年Moorby设计出第一个关于VerilogHDL的仿真器。　　4、1986年Moorby对VerilogHDL的发展又做出另一个巨大的贡献，提出了用于快速门级仿真的XL算法。　　5、随着VerilogHDL-XL的成功，VerilogHDL语言得到迅速发展。　　6、1987年Synonsys公司开始使用VerilogHDL行为语言作为综合工具的输入。　　7、1989年Cadence公司收购了Gateway公司，VerilogHDL成为Cadence公司的私有财产。　　8、1990年初Cadence公司把VerilongHDL和VerilongHDL-XL分开，并公开发布了VerilogHDL.随后成立的OVI（OpenVerilogHDLInternational）组织负责VerilogHDL的发展，OVI由VerilogHDL的使用和CAE供应商组成，制定标准。　　9、1993年，几乎所有ASIC厂商都开始支持VerilogHDL，并且认为VerilogHDL-XL是最好的仿真器。同时，OVI推出2.0版本的VerilongHDL规范，IEEE接收将OVI的VerilongHDL2.0作为IEEE标准的提案。　　10、1995年12月，IEEE制定了VerilongHDL的标准IEEE1364-1995.　　任何新生事物的产生都有它的历史沿革，早期的硬件描述语言是以一种高级语言为基础，加上一些特殊的约定而产生的，目的是为了实现RTL级仿真，用以验证设计的正确性，而不必像在传统的手工设计过程中那样，必须等到完成样机后才能进行实测和调试。编辑本段主要能力　　下面列出的是Verilog硬件描述语言的主要能力：　　•基本逻辑门，例如and、or和nand等都内置在语言中。　　•用户定义原语（UDP）创建的灵活性。用户定义的原语既可以是组合逻辑原语，也可以是时序逻辑原语。　　•开关级基本结构模型，例如pmos和nmos等也被内置在语言中。　　•提供显式语言结构指定设计中的端口到端口的时延及路径时延和设计的时序检查。　　•可采用三种不同方式或混合方式对设计建模。这些方式包括：行为描述方式—使用过程化结构建模；数据流方式—使用连续赋值语句方式建模；结构化方式—使用门和模块实例语句描述建模。　　•VerilogHDL中有两类数据类型：线网数据类型和寄存器数据类型。线网类型表示构件间的物理连线，而寄存器类型表示抽象的数据存储元件。　　•能够描述层次设计，可使用模块实例结构描述任何层次。　　•设计的规模可以是任意的；语言不对设计的规模（大小）施加任何限制。　　•VerilogHDL不再是某些公司的专有语言而是IEEE标准。　　•人和机器都可阅读Verilog语言，因此它可作为EDA的工具和设计者之间的交互语言。　　•VerilogHDL语言的描述能力能够通过使用编程语言接口（PLI）机制进一步扩展。PLI是允许外部函数访问Verilog模块内信息、允许设计者与模拟器交互的例程集合。 　　•设计能够在多个层次上加以描述，从开关级、门级、寄存器传送级（RTL）到算法级，包括进程和队列级。　　•能够使用内置开关级原语在开关级对设计完整建模。　　•同一语言可用于生成模拟激励和指定测试的验证约束条件，例如输入值的指定。　　•VerilogHDL能够监控模拟验证的执行，即模拟验证执行过程中设计的值能够被监控和显示。这些值也能够用于与期望值比较，在不匹配的情况下，打印报告消息。　　•在行为级描述中，VerilogHDL不仅能够在RTL级上进行设计描述，而且能够在体系结构级描述及其算法级行为上进行设计描述。　　•能够使用门和模块实例化语句在结构级进行结构描述。　　•在VerilogHDL的混合方式建模能力，即在一个设计中每个模块均可以在不同设计层次上建模。　　•VerilogHDL还具有内置逻辑函数，例如&（按位与）和|（按位或）。　　•对高级编程语言结构，例如条件语句、情况语句和循环语句，语言中都可以使用。　　•可以显式地对并发和定时进行建模。　　•提供强有力的文件读写能力。　　•语言在特定情况下是非确定性的，即在不同的模拟器上模型可以产生不同的结果；例如，事件队列上的事件顺序在标准中没有定义。编辑本段例子　　一个简单的VerilogHDL的例子：(12位寄存器）　　//VerilogExample　　//User-DefinedMacrofunction　　modulereg12(d,clk,q);　　`definesize11　　input[`size:0]d;　　inputclk;　　output[`size:0]q;　　reg[`size:0]q;　　always@(posedgeclk)　　q=d;　　endmodule17.8086复位后状态答：在复位的时候，代码段寄存器CS和指针寄存器IP分别初始化为FFFFH和0000H，标志寄存器被清零。18.与非门等设计全加法器 可以根据此逻辑表达式设计出符合要求的全加器（只用与非门和非门就可以了）。19.Sram,Ssram,SdramSRAM：StaticRandomAccessMemory 静态随机存取存储器；SSRAM：SynchronousStaticRandomAccessMemory同步静态随机访问存储器；SDRAM：SynchronousDynamicRandomAccessMemory同步动态随机存取存储器；20.时域与频域时域timedomain在分析研究问题时，以时间作基本变量的范围。时域是描述数学函数或物理信号对时间的关系。例如一个信号的时域波形可以表达信号随着时间的变化。若考虑离散时间，时域中的函数或信号，在各个离散时间点的数值均为已知。若考虑连续时间，则函数或信号在任意时间的数值均为已知。在研究时域的信号时，常会用示波器将信号转换为其时域的波形频域frequencydomain是描述信号在频率方面特性时用到的一种坐标系。对任何一个事物的描述都需要从多个方面进行，每一方面的描述仅为我们认识这个事物提供部分的信息。例如，眼前有一辆汽车，我可以这样描述它。方面1：颜色，长度，高度。方面2：排量，品牌，价格。而对于一个信号来说，它也有很多方面的特性。如信号强度随时间的变化规律（时域特性），信号是由哪些单一频率的信号合成的（频域特性）频域分析　　频域（频率域）——自变量是频率,即横轴是频率,纵轴是该频率信号的幅度,也就是通常说的频谱图。频谱图描述了信号的频率结构及频率与该频率信号幅度的关系。　　对信号进行时域分析时，有时一些信号的时域参数相同，但并不能说明信号就完全相同。因为信号不仅随时间变化，还与频率、相位等信息有关，这就需要进一步分析信号的频率结构，并在频率域中对信号进行描述。动态信号从时间域变换到频率域主要通过傅立叶级数和傅立叶变换实现。周期信号靠傅立叶级数，非周期信号靠傅立叶变换。举例　　一个频域分析的简例可以通过图1：一个简单线性过程中小孩的玩具来加以说明。该线性系统包含一个用手柄安装的弹簧来悬挂的重物。小孩通过上下移动手柄来控制重物的位置。　　任何玩过这种游戏的人都知道，如果或多或少以一种正弦波的方式来移动手柄，那么，重物也会以相同的频率开始振荡，尽管此时重物的振荡与手柄的移动并不同步。只有在弹簧无法充分伸长的情况下，重物与弹簧会同步运动且以相对较低的频率动作。 　　随着频率愈来愈高，重物振荡的相位可能更加超前于手柄的相位，也可能更加滞后。在过程对象的固有频率点上，重物振荡的高度将达到最高。过程对象的固有频率是由重物的质量及弹簧的强度系数来决定的。　　当输入频率越来越大于过程对象的固有频率时，重物振荡的幅度将趋于减少，相位将更加滞后（换言之，重物振荡的幅度将越来越少，而其相位滞后将越来越大）。在极高频的情况下，重物仅仅轻微移动，而与手柄的运动方向恰恰相反。Bode图　　所有的线性过程对象都表现出类似的特性。这些过程对象均将正弦波的输入转换为同频率的正弦波的输出，不同的是，输出与输入的振幅和相位有所改变。振幅和相位的变化量的大小取决于过程对象的相位滞后与增益大小。增益可以定义为“经由过程对象放大后，输出正弦波振幅与输入正弦波振幅之间的比例系数”，而相位滞后可以定义为“输出正弦波与输入正弦波相比较，输出信号滞后的度数”。　　与稳态增益K值不同的是，“过程对象的增益和相位滞后”将依据于输入正弦波信号的频率而改变。在上例中，弹簧－重物对象不会大幅度的改变低频正弦波输入信号的振幅。这就是说，该对象仅有一个低频增益系数。当信号频率靠近过程对象的固有频率时，由于其输出信号的振幅要大于输入信号的振幅，因此，其增益系数要大于上述低频下的系数。而当上例中的玩具被快速摇动时，由于重物几乎无法起振，因此该过程对象的高频增益可以认为是零。　　过程对象的相位滞后是一个例外的因素。由于当手柄移动得非常慢时，重物与手柄同步振荡，所以，在以上的例子中，相位滞后从接近于零的低频段输入信号就开始了。在高频输入信号时，相位滞后为“-180度”，也就是重物与手柄以相反的方向运动（因此，我们常常用‘滞后180度’来描述这类两者反向运动的状况）。　　Bode图谱表现出弹簧－重物对象在0.01-100弧度/秒的频率范围内，系统增益与相位滞后的完整频谱图。这是Bode图谱的一个例子，该图谱是由贝尔实验室的HendrickBode于1940s年代发明的一种图形化的分析工具。利用该工具可以判断出，当以某一特定频率的正弦波输入信号来驱动过程对象时，其对应的输出信号的振动幅度和相位。欲获取输出信号的振幅，仅仅需要将输入信号的振幅乘以“Bode图中该频率对应的增益系数”。欲获取输出信号的相位，仅仅需要将输入信号的相位加上“Bode图中该频率对应的相位滞后值”。傅立叶定理　　在过程对象的Bode图中表现出来的增益系数和相位滞后值，反映了系统的非常确定的特征，对于一个有丰富经验的控制工程师而言，该图谱将其需要知道的、有关过程对象的一切特性都准确无误的告诉了他。由此，控制工程师运用此工具，不仅可以预测“系统未来对于正弦波的控制作用所产生的系统响应”，而且能够知道“系统对任何控制作用所产生的系统响应”。　　傅立叶定理使得以上的分析成为可能，该定理表明任何连续测量的时序或信号，都可以表示为不同频率的正弦波信号的无限叠加。数学家傅立叶在1822年证明了这个著名的定理，并创造了为大家熟知的、被称之为傅立叶变换的算法，该算法利用直接测量到的原始信号，以累加方式来计算不同正弦波信号的频率、振幅和相位。　　从理论上说，傅立叶变换和Bode图可以结合在一起使用，用以预测当线性过程对象受到控制作用的时序影响时产生的反应。详见以下：　　1）利用傅立叶变换这一数学方法，把提供给过程对象的控制作用，从理论上分解为不同的正弦波的信号组成或者频谱。　　2）利用Bode图可以判断出，每种正弦波信号在经由过程对象时发生了那些变化。换言之，在该图上可以找到正弦波在每种频率下的振幅和相位的改变。 　　3）反之，利用反傅立叶变换这一方法，又可以将每个单独改变的正弦波信号转换成一个信号。　　既然反傅立叶变换从本质上说，也是一种累加处理，那么过程对象的线性特征将会确保－“在第一步中计算得到的各种理论正弦波”所产生单独作用的集合，应该等效于“各不同正弦波的累加集合”共同产生的作用。因此，在第三步计算得到的总信号，将可以代表“当所提供的控制作用输入到过程对象时，过程对象的实际值”。　　请注意，在以上这些步骤中，没有哪个点不是由画在图上的控制器产生的单独正弦波构成。所有这些频域方面的分析技术都是概念性的。这是一种方便的数学方法，运用傅立叶变换（或者紧密相关的拉普拉斯变换），将时域信号转换为频域信号，然后再用Bode图或其他一些频域分析工具来解决手头的一些问题，最后再用反傅立叶变换将频域信号转换为时域信号。　　绝大多数可用此方法解决的控制设计问题，也可以在时域内通过直接的操控来解决，但是对于计算而言，利用频域的方法通常更简单一些。在上例中，就是用乘法和减法来计算过程实际值的频谱，而该过程实际值是通过对给定的控制作用进行傅立叶变换，尔后又对照Bode图分析而得到的。  三个正弦波将所有的正弦波进行正确的累加，就会产生如傅立叶变换所预示的那类形状的信号。当有时这一现象并不直观，举个例子可能有助于理解。　　请再次想想上面那个例子中小孩的重物－弹簧玩具，操场上的跷跷板，以及位于外部海洋上的船。设想这艘船以频率为w和幅度为A的正弦波形式在海面上起起落落，我们同时再假设跷跷板也以频率为3w和幅度为A/3的正弦波形式在振荡，并且小孩以频率为5w和幅度为A/5的正弦波形式在摇动玩具。‘三张单独的正弦波波形图’已经显示出，如果我们将三个不同的正弦波运动进行分别观察的话，每个正弦波运动将会体现出的形式。  波的叠加现在假设小孩坐在跷跷板上，而跷跷板又依次固定在轮船的甲板上。如果这三者单独的正弦波运动又恰巧排列正确的话，那么，玩具所表现出的总体运动就大约是一个方波－如图4：三者合成的正弦波显示的那样。　　以上并非一个非常确切的实际例子，但是却明白无误的说明：基本频率正弦波、振幅为三分之一的三倍频率谐波、以及振幅为五分之一的五倍频率谐波，它们波形的相加总和大约等于频率为w、振幅为A的方波。甚至如果再加上振幅为七分之一的七倍频率谐波、以及振幅为九分之一的九倍频率谐波时，总波形会更像方波。其实，傅立叶定理早已说明，当不同频率的正弦波以无穷级数的方式无限累加时，那么由此产生的总叠加信号就是一个严格意义上的、幅度为A的方波 。傅立叶定理也可以用来将非周期信号分解成正弦波信号的无限叠加。　　通过求解微分方程分析时域性能是十分有用的，但对于比较复杂的系统这种办法就比较麻烦。因为微分方程的求解计算工作量将随着微分方程阶数的增加而增大。另外，当方程已经求解而系统的响应不能满足技术要求时，也不容易确定应该如何调整系统来获得预期结果。从工程角度来看，希望找出一种方法，使之不必求解微分方程就可以预示出系统的性能。同时，又能指出如何调整系统性能技术指标。频域分析法具有上述特点,是研究控制系统的一种经典方法,是在频域内应用图解分析法评价系统性能的一种工程方法。该方法是以输入信号的频率为变量，对系统的性能在频率域内进行研究的一种方法。频率特性可以由微分方程或传递函数求得,还可以用实验方法测定.频域分析法不必直接求解系统的微分方程,而是间接地揭示系统的时域性能,它能方便的显示出系统参数对系统性能的影响,并可以进一步指明如何设计校正.这种分析法有利于系统设计，能够估计到影响系统性能的频率范围。特别地，当系统中存在难以用数学模型描述的某些元部件时，可用实验方法求出系统的频率特性，从而对系统和元件进行准确而有效的分析。信号频域分析　　是采用傅立叶变换将时域信号x(t)变换为频域信号X(f)，从而帮助人们从另一个角度来了解信号的特征。信号频谱X(f)代表了信号在不同频率分量成分的大小，能够提供比时域信号波形更直观，丰富的信息.　　?1822年，法国数学家傅里叶(J.Fourier,1768-1830)在研究热传导理论时发表了“热的分析理论”，提出并证明了将周期函数展开为正弦级数的原理，奠定了傅里叶级数的理论基础。　　?泊松(Poisson)、高斯(Guass)等人把这一成果应用到电学中去，得到广泛应用。　　?19世纪末，人们制造出用于工程实际的电容器。　　?进入20世纪以后，谐振电路、滤波器、正弦振荡器等一系列具体问题的解决为正弦函数与傅里叶分析的进一步应用开辟了广阔的前景。　　?在通信与控制系统的理论研究和工程实际应用中，傅里叶变换法具有很多的优点。　　?“FFT”快速傅里叶变换为傅里叶分析法赋予了新的生命力。　　频域分析是以输入信号的频率为变量，在频率域，研究系统的结构参数与性能的关系,揭示了信号内在的频率特性以及信号时间特性与其频率特性之间的密切关系，从而导出了信号的频谱、带宽以及滤波、调制和频分复用等重要概念。频域分析的优点　　频域分析具有明显的优点:无需求解微分方程，图解(频率特性图)法,间接揭示系统性能并指明改进性能的方向和易于实验分析.可推广应用于某些非线性系统（如含有延迟环节的系统）以及可方便设计出能有效抑制噪声的系统。频域分析法包括分析系统的　　1.频率响应,它指系统对正弦输入信号的稳态响应。　　2.频率特性,它指系统在不同频率的正弦信号输入时，其稳态输出随频率而变化(ω由0变到∞)的特性。　　3.幅频特性与相频特性一起构成系统的频率特性。　　4.幅频特性,它指的是当ω由0到∞变化时，|G(jω)|的变化特性，记为A(ω)。　　5.相频特性,它指的是当ω由0到∞变化时，∠G(jω)的变化特性称为相频特性，记为ϕ(ω)。频域就是一个信号所具有的所有正弦分量的频率的总合，任何一个周期信号都可以分解为以不同振幅和频率或相位的正弦波为分量的级数，所有分量的频率的总合叫该信号的频域，频域和时域都是对非正弦信号的分析方法。 时域（信号对时间的函数）和频域（信号对频率的函数）的变换在数学上是通过积分变换实现，对周期信号可以直接使用傅立叶变换，对非周期信号则要进行周期扩展，使用拉普拉斯变换。而傅式级数只是对信号的分解。时域中的峰值当然不是在频域的峰值,他们分析的角度是不同的,之所以频域中出现多个谐波,是因为我们用傅里叶级数去组合一个信号.用分析多个线性组合谐波的方法去分析原来复杂的信号.在信号分析里,这是一种简单的,也是重要的方法。21.晶体振荡器好像是给出振荡频率让你求周期(应该是单片机的)51单片机，由于每个机器周期为12个时钟振荡，所以定时的分辨率是时钟振荡频率的1/12。晶体振荡器石英晶体振荡器是一种高精度和高稳定度的振荡器，被广泛应用于彩电、计算机、遥控器等各类振荡电路中，以及通信系统中用于频率发生器、为数据处理设备产生时钟信号和为特定系统提供基准信号。国际电工委员会（IEC）将石英晶体振荡器分为4类：普通晶体振荡（SPXO），电压控制式晶体振荡器（VCXO），温度补偿式晶体振荡（TCXO），恒温控制式晶体振荡（OCXO）。目前发展中的还有数字补偿式晶体损振荡（DCXO）微机补偿晶体振荡器（MCXO）等等。石英晶体振荡器是利用石英晶体（二氧化硅的结晶体）的压电效应制成的一种谐振器件，它的基本构成大致是：从一块石英晶体上按一定方位角切下薄片（简称为晶片，它可以是正方形、矩形或圆形等），在它的两个对应面上涂敷银层作为电极，在每个电极上各焊一根引线接到管脚上，再加上封装外壳就构成了石英晶体谐振器，简称为石英晶体或晶体、晶振。其产品一般用金属外壳封装，也有用玻璃壳、陶瓷或塑料封装的。　　晶体振荡器的应用　　1．通用晶体振荡器，用于各种电路中，产生振荡频率。　　2．时钟脉冲用石英晶体谐振器，与其它元件配合产生标准脉冲信号，广泛用于数字电路中。　　3．微处理器用石英晶体谐振器。　　4．CTVVTR用石英晶体谐振器。　　5．钟表用石英晶体振荡器。　　晶体振荡器的技术指标1.总频差：在规定的时间内，由于规定的工作和非工作参数全部组合而引起的晶体振荡器频率与给定标称频率的最大频差。　　说明：总频差包括频率温度稳定度、频率温度准确度、频率老化率、频率电源电压稳　　定度和频率负载稳定度共同造成的最大频差。一般只在对短期频率稳定度关心，而对其他频率稳定度指标不严格要求的场合采用。例如：精密制导雷达。　　2.频率温度稳定度：在标称电源和负载下，工作在规定温度范围内的不带隐含基准温度或带隐含基准温度的最大允许频偏。　　fT=±(fmax-fmin)/(fmax+fmin)　　fTref＝±MAX[｜(fmax-fref)/fref｜,｜(fmin-fref)/fref｜]fT：频率温度稳定度　　(不带隐含基准温度) 　　fTref：频率温度稳定度(带隐含基准温度)　　fmax：规定温度范围内测得的最高频率　　fmin：规定温度范围内测得的最低频率　　fref：规定基准温度测得的频率　　说明：采用fTref指标的晶体振荡器其生产难度要高于采用fT指标的晶体振荡器,故　　fTref指标的晶体振荡器售价较高。　　3.频率稳定预热时间：以晶体振荡器稳定输出频率为基准，从加电到输出频率小于规定频率允差所需要的时间。　　说明：在多数应用中，晶体振荡器是长期加电的，然而在某些应用中晶体振荡器需要频繁的开机和关机，这时频率稳定预热时间指标需要被考虑到（尤其是对于在苛刻环境中使用的军用通讯电台，当要求频率温度稳定度≤±0.3ppm(-45℃～85℃)，采用OCXO作为本振，频率稳定预热时间将不少于5分钟，而采用DTCXO只需要十几秒钟)。　　4.频率老化率：在恒定的环境条件下测量振荡器频率时，振荡器频率和时间之间的关系。这种长期频率漂移是由晶体元件和振荡器电路元件的缓慢变化造成的，可用规定时限后的最大变化率（如±10ppb/天，加电72小时后），或规定的时限内最大的总频率变化（如：±1ppm/（第一年）和±5ppm/（十年））来表示。　　说明：TCXO的频率老化率为：±0.2ppm～±2ppm（第一年）和±1ppm～±5ppm（十年）（除特殊情况，TCXO很少采用每天频率老化率的指标，因为即使在实验室的条件下，温度变化引起的频率变化也将大大超过温度补偿晶体振荡器每天的频率老化，因此这个指标失去了实际的意义）。OCXO的频率老化率为：±0.5ppb～±10ppb/天（加电72小时后），±30ppb～±2ppm（第一年），±0.3ppm～±3ppm（十年）。　　5.频率压控范围：将频率控制电压从基准电压调到规定的终点电压，晶体振荡器频率的最小峰值改变量。　　说明：基准电压为＋2.5V，规定终点电压为＋0.5V和＋4.5V，压控晶体振荡器在＋0.5V频率控制电压时频率改变量为-110ppm，在＋4.5V频率控制电压时频率改变量为＋130ppm，则VCXO电压控制频率压控范围表示为：≥±100ppm(2.5V±2V)。　　6.压控频率响应范围：当调制频率变化时，峰值频偏与调制频率之间的关系。通常用规定的调制频率比规定的调制基准频率低若干dB表示。　　说明：VCXO频率压控范围频率响应为0～10kHz。　　7.频率压控线性：与理想（直线）函数相比的输出频率-输入控制电压传输特性的一种量度，它以百分数表示整个范围频偏的可容许非线性度。　　说明：典型的VCXO频率压控线性为：≤±10%，≤±20%。简单的VCXO频率压控线性计算方法为(当频率压控极性为正极性时)：　　频率压控线性＝±((fmax-fmin)/f0)×100%　　fmax：VCXO在最大压控电压时的输出频率　　fmin：VCXO在最小压控电压时的输出频率　　f0：压控中心电压频率　　8.单边带相位噪声￡(f)：偏离载波f处，一个相位调制边带的功率密度与载波功率之比。 22.串行通信串行通信是指使用一条数据线，将数据一位一位地依次传输，每一位数据占据一个固定的时间长度。其只需要少数几条线就可以在系统间交换信息，特别使用于计算机与计算机、计算机与外设之间的远距离通信。在通信领域内，有两种数据通信方式：并行通信和串行通信。随着计算机网络化和微机分级分布式应用系统的发展，通信的功能越来越重要。通信是指计算机与外界的信息传输，既包括计算机与计算机之间的传输，也包括计算机与外部设备，如终端、打印机和磁盘等设备之间的传输。　　串行通信是指使用一条数据线，将数据一位一位地依次传输，每一位数据占据一个固定的时间长度。其只需要少数几条线就可以在系统间交换信息，特别使用于计算机与计算机、计算机与外设之间的远距离通信。　　串行通信是指计算机主机与外设之间以及主机系统与主机系统之间数据的串行传送。使用串口通信时，发送和接收到的每一个字符实际上都是一次一位的传送的，每一位为1或者为0。分类同步通信　　同步通信是一种连续串行传送数据的通信方式，一次通信只传送一帧信息。这里的信息帧与异步通信中的字符帧不同，通常含有若干个数据字符。　　它们均由同步字符、数据字符和校验字符（CRC）组成。其中同步字符位于帧开头，用于确认数据字符的开始。数据字符在同步字符之后，个数没有限制，由所需传输的数据块长度来决定；校验字符有1到2个，用于接收端对接收到的字符序列进行正确性的校验。同步通信的缺点是要求发送时钟和接收时钟保持严格的同步。异步通信　　异步通信中，在异步通行中有两个比较重要的指标：字符帧格式和波特率。数据通常以字符或者字节为单位组成字符帧传送。字符帧由发送端逐帧发送，通过传输线被接收设备逐帧接收。发送端和接收端可以由各自的时钟来控制数据的发送和接收，这两个时钟源彼此独立，互不同步。　　接收端检测到传输线上发送过来的低电平逻辑"0"（即字符帧起始位）时，确定发送端已开始发送数据，每当接收端收到字符帧中的停止位时，就知道一帧字符已经发送完毕。特点　　1、节省传输线，这是显而易见的。尤其是在远程通信时，此特点尤为重要。这也是串行通信的主要优点。　　2、数据传送效率低。与并行通信比，这也这是显而易见的。这也是串行通信的主要缺点。　　例如：传送一个字节，并行通信只需要1T的时间，而串行通信至少需要8T的时间。由此可见，串行通信适合于远距离传送，可以从几米到数千公里。对于长距离、低速率的通信，串行通信往往是唯一的选择。并行通信适合于短距离、高速率的数据传送，通常传输距离小于30米。特别值得一提的是，现成的公共电话网是通用的长距离通信介质，它虽然是为传输声音信号设计的，但利用调制解调技术，可使现成的公共电话网系统为串行数据通信提供方便、实用的通信线路。形式和标准 调幅方式　　串行数据在传输时通常采用调幅（AM）和调频（FM）两种方式传送数字信息。远程通信时，发送的数字信息，如二进制数据，首先要调制成模拟信息。幅度调制是用某种电平或电流来表示逻辑“1”，称为传号（mark）；而用另一种电平或电流来表示逻辑“0”，称为空号（space）。出现在传输线上的mark/space的串行数据形式。　　使用mark/space形式通常有四种标准，TTL标准、RS-232标准、20mA电流环标准和60mA电流环标准。　　①TTL标准：用+5V电平表示逻辑“1”；用0V电平表示逻辑“0”，这里采用的是正逻辑。　　②RS-232标准：用-5V—-15V之间的任意电平表示逻辑“1”；用+5V—+15V电平表示逻辑“0”，这里采用的是负逻辑。　　③20mA电流环标准。线路中存在20mA电流表示逻辑1，不存在20mA电流表示逻辑0。　　④60mA电流环标准。线路中存在60mA电流表示逻辑1，不存在60mA电流表示逻辑0。调频方式　　频率调制方式是用两种不同的频率分别表示二进制中的逻辑1和逻辑0，通常使用曼彻斯特编码标准和堪萨斯城标准。　　①曼彻斯特编码标准，它的数据形式如图8.3所示。这种标准兼有电平变化和频率变化来表示二进制数的0和1。从图中可看出。每当出现一个新的二进制位时，就有一个电平跳变。如果该位是逻辑1，则在中间还有一个电平跳变；而逻辑0仅有位边沿跳变。所以逻辑1的频率比逻辑0的频率大一倍。曼彻斯特编码标准通常用在两台计算机之间的同步通信。　　串行通信　　②堪萨斯城标准，它的数据形式如图8.4所示。它用频率为1200Hz中的4个周期表示逻辑0；而用频率为2400Hz中的8个周期表示逻辑1。数字编码方式　　⑴NRZ编码　　NRZ编码又称为不归零编码，常用正电压表示“1”，负电压表示“0”，而且在一个码元时间内，电压均不需要回到零。其特点是全宽码，即一个码元占一个单元脉冲的宽度.　　⑵曼彻斯特（Manchester)编码在曼彻斯特编码中，每个二进制位（码元）的中间都有电压跳变。用电压的正跳变表示“0”，电压的负跳变表示“1”。由于跳变都发生在每一个码元的中间位置（半个周期），接收端就可以方便地利用它作为同步时钟，因此这种曼彻斯特编码又称为自同步曼彻斯特编码。目前最广泛应用的局域网—以太网，在数据传输时就采用这种数字编码。　　⑶微分曼彻斯特编码这种编码是曼彻斯特编码的一种修改形式，其不同之处时：用每一位的起始处有无跳变来表示“0”和“1”，若有跳变则为“0”，无跳变则为“1”；而每一位中间的跳变只用来作为同步的时钟信号，所以它也是一中自同步编码,同步曼彻斯特编码和微分曼彻斯特编码的每一位都是用不同电平的两个半位来表示的，因此始终保持直流的平衡。不会造成直流的累积。数据传输率　　数据传输率是指单位时间内传输的信息量，可用比特率和波特率来表示。　　⑴比特率：比特率是指每秒传输的二进制位数，用bps（bit/s)表示。　　⑵ 波特率，波特率是指每秒传输的符号数，若每个符号所含的信息量为1比特，则波特率等于比特率。在计算机中，一个符号的含义为高低电平，它们分别代表逻辑“1”和逻辑“0”，所以每个符号所含的信息量刚好为1比特，因此在计算机通信中，常将比特率称为波特率，即：　　1波特（B）=1比特（bit）=1位/秒（1bps）例如:电传打字机最快传输率为每秒10个字符/秒，每个字符包含11个二进制位,则数据传输率为:11位/字符×10个字符/秒=110位/秒=110波特（Baud）计算机中常用的波特率是：110、300、600、1200、2400、4800、9600、19200、28800、33600，目前最高可达56Kbps.　　⑶位时间Td　　位时间是指传送一个二进制位所需时间，用Td表示。Td=1/波特率=1/B　　例如：B=110波特/秒，则Td=1/110≈0.0091s发送时钟和接收时钟　　在串行通信中，二进制数据以数字信号的信号形式出现,不论是发送还是接收，都必须有时钟信号对传送的数据进行定位。在TTL标准表示的二进制数中，传输线上高电平表示二进制1，低电平表示二进制0，且每一位持续时间是固定的，由发送时钟和接收时钟的频率决定。　　⑴发送时钟　　发送数据时，先将要发送的数据送入移位寄存器，然后在发送时钟的控制下，将该并行数据逐位移位输出。通常是在发送时钟的下降沿将移位寄存器中的数据串行输出，每个数据位的时间间隔由发送时钟的周期来划分，参见图8.6所示。　　⑵接收时钟　　在接收串行数据时，接收时钟的上升沿对接收数据采样，进行数据位检测，并将其移入接收器的移位寄存器中，最后组成并行数据输出，如图8.7所示。　　⑶波特率因子　　接收时钟和发送时钟与波特率有如下关系：F=n×B这里F是发送时钟或接收时钟的频率;B是数据传输的波特率；n称为波特率因子。设发送或接收时钟的周期为Tc，频率为F的位传输时间为Td，则：Tc=1/F,Td=1/B得到：Tc=Td/n在实际串行通信中，波特率因子可以设定。在异步传送时，n=1，16，64，实际常采用n=16，即发送或接收时钟的频率要比数据传送的波特率高n倍。在同步通信时，波特率因子n必须等于1。　　最被人们熟悉的串行通信技术标准是EIA－232、EIA-422和EIA－485，也就是以前所称的RS-232、RS-422和RS-485。由于EIA提出的建议标准都是以“RS”作为前缀，所以在工业通信领域，仍然习惯将上述标准以RS作前缀称谓。　　EIA－232、EIA-422和EIA－485都是串行数据接口标准，最初都是由电子工业协会（EIA）制订并发布的，EIA-232在1962年发布，后来陆续有不少改进版本，其中最常用的是EIA-232-C版。　　目前EIA-232是PC机与通信工业中应用最广泛的一种串行接口。EIA-232被定义为一种在低速率串行通信中增加通信距离的单端标准。EIA-232采取不平衡传输方式，即所谓单端通信。标准规定，EIA－232的传送距离要求可达50英尺（约15米），最高速率为20kbps。　　由于EIA-232存在传输距离有限等不足，于是EIA-422诞生了。EIA-422标准全称是“平衡电压数字接口电路的电气特性”，它定义了一种平衡通信接口，将传输速率提高到10Mbps，传输距离延长到4000英尺（约1219米），并允许在一条平衡总线上连接最多10个接收器。当然，EIA－422也有缺陷:因为其平衡双绞线的长度与传输速率成反比，所以在100kbps速率以内，传输距离才可能达到最大值，也就是说，只有在很短的距离下才能获得最高传输速率。一般在100米 长的双绞线上所能获得的最大传输速率仅为1Mbps。另外有一点必须指出，在EIA-422通信中，只有一个主设备（Master），其余为从设备（Salve），从设备之间不能进行通信，所以EIA-422支持的是点对多点的双向通信。　　为扩展应用范围，EIA于1983年在EIA-422基础上制定了EIA-485标准，增加了多点、双向通信能力，即允许多个发送器连接到同一条总线上，同时增加了发送器的驱动能力和冲突保护特性，扩展了总线共模范围，后命名为TIA/EIA-485-A标准。　　由于EIA-485是从EIA-422基础上发展而来的，所以EIA-485许多电气规定与EIA-422相仿，如都采用平衡传输方式、都需要在传输线上接终接电阻、最大传输距离约为1219米、最大传输速率为10Mbps等。但是，EIA-485可以采用二线与四线方式，采用二线制时可实现真正的多点双向通信，而采用四线连接时，与EIA-422一样只能实现点对多点通信，但它比EIA-422有改进，无论四线还是二线连接方式总线上可接多达32个设备。USB　　USB是英文UniversalSerialBus的缩写，翻译成中文的含义是“通用串行总线”。　　从技术上看，USB是一种串行总线系统，它的最大特性是支持即插即用和热插拔功能。在Windows2000的操作系统中，任何一款标准的USB设备可以在任何时间、任何状态下与计算机连接，并且能够马上开始工作。　　USB诞生于1994年，是由康柏、IBM、Intel和Microsoft共同推出的，旨在统一外设接口，如打印机、外置Modem、扫描仪、鼠标等的接口，以便于用户进行便捷的安装和使用，逐步取代以往的串口、并口和PS/2接口。　　发展至今，USB共有三种标准：1996年发布的USB1.0，1998年发布的USB1.1以及刚刚发布的最新标准USB2.0。此三种标准最大的差别就在于数据传输速率方面，当然，在其他方面也有不同程度的改进。就目前的USB2.0而言，其传输速度可以达到480Mbps，最多可以支持127个设备。　　目前在IT领域，USB接口可谓春风得意。人们在市场上可以看到，每一款计算机主板都带有不少于2个USB接口，USB打印机、USB调制解调器、USB鼠标、USB音箱、USB存储器等产品越来越多，USB接口已经占据了串行通信技术的垄断地位。　　但是，在工业领域，使用USB接口的产品则甚为少见。在工业领域，人们更要求产品的可靠性和稳定性，目前，EIA标准下的串行通信技术完全可以满足人们对工业设备传输的各种性能要求，而且，这些产品价格非常低廉。相比之下，USB价格较高，并且其即插即用的功能在工业通信中没有优势。因为工业设备一般连接好以后很少进行重复插拔，USB特性的优越性不能很好地被体现出来，也就得不到工业界的普遍认可。因此，在工业领域，EIA标准依然占据统治地位。IEEE1394　　IEEE1394是一种与平台无关的串行通信协议，标准速度分为100Mbps、200Mbps和400Mbps，是IEEE（电气与电子工程师协会）于1995年正式制定的总线标准。目前，1394商业联盟正在负责对它进行改进，争取未来将速度提升至800Mbps、1Gbps和1.6Gbps这三个档次。相比于EIA接口和USB接口，IEEE1394的速度要高得多，所以，IEEE1394也称为高速串行总线。　　IEEE1394提供了一种高速的即插即用总线。接入这条总线，各种外设便不再需要单独供电，它也支持等时的数据传输，是将计算机和消费类电器连接起来的重要桥梁。例如，用户可以在计算机上接驳一部数字VCR，把它当作一个普通的外设使用，既可用来播放电影，亦可以录制在计算机上编辑视频流。除此以外，带有IEEE1394接口的DV（数字视频）摄影机和数字卫星接收器目前均已上市。由于速度非常快，所以它是消费类影音（A/V）电器、存储、打印、高分辨率扫描和其他便携设备的理想选择。　　从技术上看，IEEE 1394具有很多优点，首先，它是一种纯数字接口，在设备之间进行信息传输的过程中，数字信号不用转换成模拟信号，从而不会带来信号损失；其次，速度很快，1Gbps的数据传输速度可以非常好地传输高品质的多媒体数据，而且设备易于扩展，在一条总线中，100Mbps、200Mbps和400Mbps的设备可以共存；另外，产品支持热插拔，易于使用，用户可以在开机状态下自由增减IEEE1394接口的设备，整个总线的通信不会受到干扰。相关应用　　EIA-232、EIA-422与EIA-485标准等串行通信技术应用很广，如录像机、计算机以及许多工业控制设备上都配备有EIA－232串行通信接口。　　USB接口应用较为广泛。人们在市场上可以看到，每一款计算机主板都带有不少于2个USB接口，USB打印机、USB调制解调器、USB鼠标、USB音箱、USB存储器等产品越来越多，USB接口已经占据了串行通信技术的垄断地位。　　目前支持IEEE1394的产品有台式计算机、笔记本电脑、高精度扫描仪、数字视频(DV)摄影机、数码音箱(SA2.5)、数码相机等。23.并行通信终端与其他设备（例如其他终端、计算机和外部设备）通过数据传输进行通信。数据传输可以通过两种方式进行：并行通信和串行通信。　　在计算机和终端之间的数据传输通常是靠电缆或信道上的电流或电压变化实现的。如果一组数据的各数据位在多条线上同时被传输，这种传输方式称为并行通信。并行数据传输的特点：各数据位同时传输，传输速度快、效率高，多用在实时、快速的场合。并行传输的数据宽度可以是1~128位，甚至更宽，但是有多少数据位就需要多少根数据线，因此传输的成本较高。　　在集成电路芯片的内部、同一插件板上各部件之间、同一机箱内个插件板之间的数据传输都是并行的。　　以计算机的字长，通常是8位、16位或32位为传输单位，一次传送一个字长的数据　　适合于外部设备与微机之间进行近距离、大量和快速的信息交换。　　并行数据传输只适用于近距离的通信，通常传输距离小于30米。　　例如：微机与并行接口打印机、磁盘驱动器　　微机系统中最基本的信息交换方法　　例如：系统板上各部件之间，接口电路板上各部件之间24.史密斯特电路①施密特触发器属于电平触发，对于缓慢变化的信号仍然适用，当输入信号达到某一定电压值时，输出电压会发生突变。②输入信号增加和减少时，电路有不同的阀值电压。阈值电压：， 正相阈值电压：负相阈值电压：回差电压：24.VCO即压控振荡器，是射频电路的重要组成部分。采用电压控制振荡回路中电容的电容量，进而改变振荡回路谐振频率，在谐振回路中多出了电控器件，比如变容二极管；变容二极管的电容随外加电压的改变而变化。用变容二极管作压控器件，改变其控制电压就可实现VCO振荡频率的调节。VCO即压控振荡器，是射频电路的重要组成部分。射频电路多采用调制解调方式，因此严重依赖本振。而现代通信技术要求复用、跳频等新技术，采用电压控制振荡回路中电容的电容量，进而改变振荡回路谐振频率就成为实现这些技术的手段之一。主要介绍　　压控振荡器与普通本振相比，在谐振回路中多出了电控器件，比如变容二极管；一般压控振荡器多以克拉泼振荡器形式存在，以保证电路工作点和Q值的稳定性。电压控制(压控)振荡器(VCO)蓝牙收发器　　◆蓝牙发射器蓝牙无线信号采用高斯频移键控(GFSK)方式调制，发射数据(Tx)通过高斯滤波器滤波后，用滤波器的输出对VCO频率进行调制。根据串行输入数据流逻辑电平，VCO频率会从其中心频率向正负两端偏离，偏移量决定了发射器的调制指数，调制的信号经放大后由天线发射出去。　　蓝牙无线信号在半双工模式下工作，用一个RF多路复用开关(位于天线前)将天线连接到发射或接收模式。蓝牙接收器　　与设备接收部分相似，从另一个蓝牙设备发射来的GFSK信号也是由天线接收的。在这期间，开关与低噪声放大器(LNA)相连，对接收到的信号(Rx)进行放大。下一级混频器将接收信号下变换到IF频率(一般为几MHz)，进行该步骤时用于发射的PLL/VCO部分作为接收器下变频本机振荡器使用，将IF信号　解调并恢复出数据。扩展频谱　　蓝牙无线通信的一个独特之处就是它使用了扩频技术，该技术原来是为军事应用开发的，因为军事应用中无线数据传送必须安全可靠。传统意义上的窄带应用要消耗更多功率，在一个频率上停留的时间很此频谱很容易被检测到；而将发射器功率分配(扩展)到更大的带宽上之后，此时信号看起来更像随机噪声，这相当于牺牲带宽效率来换取可靠性和安全性。由于功率密度较低，这些系统对其它信号接收器干扰小，而且即便存在信号丢失频段，数据也可以在其它频率恢复，从而增强了对干扰和噪声的抵抗能力。两种最主要的扩频形式是跳频(FHSS)和直接序列(DSSS)，用原始数据对载波进行调制并使用与每个链路端点跳频代码一致的频率范围发射时(图2)使用FHSS系统。采用这种方式后，由于某个频率干扰而丢失的数据可以通过另一个频率发射，FHSS中的扩展代码生成器直接用GFSK调制技术对载波频率进行调制。 　　振荡器自其诞生以来就一直在通信、电子、航海航空航天及医学等领域扮演重要的角色，具有广泛的用途。在无线电技术发展的初期，它就在发射机中用来产生高频载波电压，在超外差接收机中用作本机振荡器，成为发射和接收设备的基本部件。随着电子技术的迅速发展，振荡器的用途也越来越广泛，例如在无线电测量仪器中，它产生各种频段的正弦信号电压:在热加工、热处理、超声波加工和某些医疗设备中，它产生大功率的高频电能对负载加热;某些电气设备用振荡器做成的无触点开关进行控制;电子钟和电子手表中采用频率稳定度很高的振荡电路作为定时部件等。尤其在通信系统电路中，压控振荡器(VCO)是其关键部件，特别是在锁相环电路、时钟恢复电路和频率综合器电路等更是重中之重，可以毫不夸张地说在电子通信技术领域，VCO几乎与电流源和运放具有同等重要地位。　　对振荡器的研究未曾停止过。从早期的真空管时代当后期的晶体管时代，无论是理论上还是电路结构和性能上，无论是体积上还是制作成本上无疑都取得了飞跃性的进展，但在很长的一段时期内都是处在用分离元件组装而成的阶段，其性能较差，成本相对较高，体积较大和难以大批量生产。随着通信领域的不断向前推进，终端产品越来越要求轻、薄、短、小，越来越要求低成本、高性能、大批量生产，这对于先前的分离元件组合模式将不再胜任，并提出新的要求和挑战。集成电路各项技术的发展迎合了这些要求，特别是主流CMOS工艺提供以上要求的解决方案，单片集成振荡器的研制取得了极大的进步。　　然而，由于工艺条件的限制，RF电路的设计多采用GaAs,Bipolar,BiCMOS工艺实现，难以和现在主流的标准CMOS工艺集成。因此，优性能的标准的CMOSVCO设计成为近年来RF电路设计的热门课题。现阶段发展　　近年来，随着通信电子领域的迅速发展，对电子设备的要求越来越高，尤其是对像振荡器等这种基础部件的要求更是如此。但多年来我国在这方面的研究投入无论在军用还是民用上均不够重视，仅限于在引进和改进状态，还没有达到质的跨越，没有自主的知识产权(IP)，也之所以在电子通信类滞后发达国家的一个重要原因。而且我国多数仍然利用传统的双极工艺，致使产品在体积上、重量上、成本上都较大，各种参数性能不够优越，稳定性差、难以和现代主流CMOS工艺集成等等都是我国相关领域发展的瓶颈。　　我国在电子通信领域市场潜力非常大，自主研究高性能、高质量、低成本的压控振荡器市场前景广阔、意义巨大。VCO的主要性能指标　　VCO的性能指[4]标主要包括:频率调谐范围，输出功率，(长期及短期)频率稳定度，相位噪声，频谱纯度，电调速度，推频系数，频率牵引等。　　频率调谐范围是VCO的主要指标之一，与谐振器及电路的拓扑结构有关。通常，调谐范围越大，谐振器的Q　　值越小，谐振器的Q值与振荡器的相位噪声有关，Q值越小，相位噪声性能越差。　　振荡器的频率稳定度包括长期稳定度和短期稳定度，它们各自又分别包括幅度稳定度和相位稳定度。长期相位稳定度和短期幅度稳定度在振荡器中通常不考虑;长期幅度稳定度主要受环境温度影响，短期相位稳　定度主要指相位噪声。在各种高性能、宽动态范围的频率变换中，相位噪声是一个主要限制因素。在数字　　通信系统中，载波信号的相位噪声还要影响载波跟踪精度。　　其它的指标中，振荡器的频谱纯度表示了输出中对谐波和杂波的抑制能力；推频系数表示了由于电源电压变化而引起的振荡频率的变化；频率牵引则表示了负载的变化对振荡频率的影响；电调速度表示了振荡频　　率随调谐电压变化快慢的能力。 　　在压控振荡器的各项指标中，频率调谐范围和输出功率是衡量振荡器的初级指标，其余各项指标依据具体　　应用背景不向而有所侧重。例如，在作为频率合成器的一部分时，对VCO的要求，可概括为一下几方面:应　　满足较高的相位噪声要求；要有极快的调谐速度，频温特性和频漂性能要好；功率平坦度好；电磁兼容性好。国内外现状　　目前，国内外许多厂家都已生产出针对不同应用的VCO。表1-1分别是具有代表性的国内十三所和Agilent　　公司生产的部分压控振荡器产品的部分指标：　　表1－1　　型号频率范围（GHz）调频电压（V）工作电压/电流（V/mA）输出功率（dBm）相噪（dBc/Hz）　　HE4873.0~3.70~1512/30+121.5　　-90@10KHz　　HE4883.7~4.20~1512/30+101.5　　-87@10KHz　　VTO-82002.0~3.02~2415/50+101.5　　-95@50KHz　　VTO-82402.4~3.72~3015/50+101.5　　-95@50KHz　　VTO-83603.6~4.38~2415/50+101.5　　-100@50KHz　　上述产品中，封装形式均为TO-8封装。对于封装内的电路中一般使用的是晶体管管芯和变容二极管管芯，　　这样可减少管脚分布电感、电容的影响，减少对分布参数的考虑。但是，制作此类封装需专门设备，制作　　工艺复杂，进入门槛高，产品价格较高。频率较高时，这些参数对电路性能的影响非常显著。需要在设计　　时仔细考虑，选择合适的电路形式，尽量降低电路对器件参数的敏感度。　　另外，自前还用一种称为YIG(钇铁右榴石)的铁氧体器件作为谐振器的压控振荡器，谐振频率用外磁场调　　谐，调谐带宽可以很宽，因为YIG谐振器可以有很高的Q值，YIG振荡器的相位噪声性能很好。但由于成本　　较高，且较难设计，所需电流大，调谐速度较变容二极管调谐的VCO慢。本设计只分析设计了采用变容二　　极管调谐的压控振荡器。VCO用来连接虚拟媒体的转换插头　　COcable-aConversionOptioncablethat,whenattachedtotheapplianceandatargetdevice,　　providesadditionalfunctionalitysuchasvirtualmediasessions　　CO线缆是用来连接应用或者目标设备和转换选件的连接线，并且能提供虚拟媒体会话等附加功能。　　virtualmedia-aUSBmediadevicethatcanbeattachedtotheapplianceandmadeavailableto 　　anytargetdevicethatisconnectedtotheappliance　　虚拟媒体一种USB媒体设备，它可连接到装置并供连接到本装置的所有目标设备VirtualMedia　　TheappliancesupportsvirtualmediawhenconnectedtoaVCOcable.Youcanusevirtualmedia　　supporttoconnectUSBmediadevicestotheapplianceandmakethosedevicesavailabletoany　　connectedGCM2orGCM4appliance.Usevirtualmediatomovedatabetweenatargetdeviceand　　USBmediadevicesthatareconnectedtotheappliance.Youcaninstall,upgrade,orrecoverthe　　operatingsystem;updatetheBIOScode;orstartthetargetdevicefromaUSBdrivethroughthe　　virtualmediacapabilitiesoftheappliance.　　VirtualmediacanbeconnecteddirectlytotheapplianceusingoneoffourUSBportsonthe　　appliance.Inaddition,virtualmediacanbeconnectedtoanyremoteworkstationthatisrunning　　IBMVirtualConsoleSoftware(VCS)andisconnectedtotheapplianceusinganEthernet　　connection.Toopenavirtualmediasessionwithatargetdevice,thetargetdevicemustfirstbe　　connectedtotheapplianceusingaVCOcable.虚拟媒体　　本装置连接VCO缆线后可支持虚拟媒体。可利用虚拟媒体支持功能将USB媒体设备连接到　　本装置，并使与本装置相连的任何GCM2或GCM4装置均可以使用这些设备。利用虚拟媒体　　可在连接到本装置的目标设备和USB媒体设备之间移动数据。通过本装置的虚拟媒体功能，　　可以安装、升级或修复操作系统，更新BIOS代码，或者从USB驱动器启动目标设备。　　虚拟媒体可通过本装置上的四个USB端口之一直接连接到本装置。另外，虚拟媒体可以连　　接到运行IBM虚拟控制台软件(VCS)并通过以太网连接到本装置的任意远程工作站上。若　　要与目标设备进行虚拟媒体会话，目标设备必须首先通过VCO缆线与本装置连接。VirtualMediaConversionOption　　(VCO)缆线　　是一种复合设备，它负责处理以下四种设备的信　　号转换：键盘、鼠标、CD驱动器和大容量存储设备。CD驱动器和大容量存储设备会显示　　在目标设备上，无论是否已映射虚拟媒体会话。如果某媒体设备未被映射，则会显示为未放　　入媒体。当虚拟媒体设备被映射到目标设备时，则会告知目标设备媒体已放入。当虚拟媒体 　　设备被取消映射时，则会告知目标设备媒体被移除。因此，USB虚拟设备不会从目标设备　　断开连接。　　VCO缆线将键盘和鼠标作为复合USB2.0设备显示。因此，BIOS必须支持复合USB2.0人　　机接口设备(HID)。如果所连接的计算机的BIOS不支持此类型的设备，则键盘和鼠标可能　　无法工作，除非为该计算机装载USB2.0设备驱动程序。如果出现这种情况，计算机制造商　　可能会提供BIOS更新，为通过USB2.0连接的键盘和鼠标提供BIOS支持。25.D触发器边沿D触发器　　电平触发的主从触发器工作时，必须在正跳沿前加入输入信号。如果在CP高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。而边沿触发器允许在CP触发沿来到前一瞬间加入输入信号。这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。边沿D触发器也称为维持-阻塞边沿D触发器。电路结构　　该触发器由6个与非门组成，其中G1和G2构成基本RS触发器。工作原理　　SD和RD接至基本RS触发器的输入端，它们分别是预置和清零端，低电平有效。当SD=0且RD=1时,不论输入端D为何种状态，都会使Q=1，Q非=0，即触发器置1；当SD=1且RD=0时，触发器的状态为0,SD和RD通常又称为直接置1和置0端。我们设它们均已加入了高电平，不影响电路的工作。工作过程如下：　　1.CP=0时，与非门G3和G4封锁，其输出Q3=Q4=1，触发器的状态不变。同时，由于Q3至Q5和Q4至Q6的反馈信号将这两个门打开，因此可接收输入信号D，Q5=D非，Q6=Q5非=D。  D触发器原理2.当CP由0变1时触发器翻转。这时G3和G4打开，它们的输入Q3和Q4的状态由G5和G6的输出状态决定。Q3=Q5非=D，Q4=Q6非=D非。由基本RS触发器的逻辑功能可知，Q=Q3=D。 　　3.触发器翻转后，在CP=1时输入信号被封锁。这是因为G3和G4打开后，它们的输出Q3和Q4的状态是互补的,即必定有一个是0，若Q3为0，则经G3输出至G5输入的反馈线将G5封锁，即封锁了D通往基本RS触发器的路径；该反馈线起到了使触发器维持在0状态和阻止触发器变为1状态的作用,故该反馈线称为置0维持线,置1阻塞线。Q4为0时，将G3和G6封锁，D端通往基本RS触发器的路径也被封锁。Q4输出端至G6反馈线起到使触发器维持在1状态的作用，称作置1维持线；Q4输出至G3输入的反馈线起到阻止触发器置0的作用,称为置0阻塞线。因此，该触发器常称为维持-阻塞触发器。总之，该触发器是在CP正跳沿前接受输入信号，正跳沿时触发翻转，正跳沿后输入即被封锁,三步都是在正跳沿后完成，所以有边沿触发器之称。与主从触发器相比,同工艺的边沿触发器有更强的抗干扰能力和更高的工作速度。功能描述特征1.特征表　　    2.特征方程　　Qn+1=D3.时序图　　  波形图(CP,D,Q)脉冲特性　　1.建立时间:由图7.8.4维持阻塞触发器的电路可见,由于CP信号是加到门G3和G4上的,因而在CP上升沿到达之前门G5和G6输出端的状态必须稳定地建立起来。输入信号到达D端以后，要经过一级门电路的传输延迟时间G5的输出状态才能建立起来,而G6的输出状态需要经过两级门电路的传输延迟时间才能建立,因此D端的输入信号必须先于CP的上升沿到达，而且建立时间应满足：tset≥2tpd。　　2.保持时间：由图7.8.1可知，为实现边沿触发,应保证CP=1期间门G5的输出状态不变,不受D端状态变化的影响。为此，在D=0的情况下，当CP上升沿到达以后还要等门G3输出的低电平返回到门G5的输入端以后,D端的低电平才允许改变。因此输入低电平信号的保持时间为tHL≥tpd。在D=1的情况下，由于CP上升沿到达后G4的输出将G3封锁，所以不要求输入信号继续保持不变,故输入高电平信号的保持时间tHH=0。　　3.传输延迟时间：由图7.8.3不难推算出，从CP上升沿到达时开始计算,输出由高电平变为低电平的传输延迟时间tPHL和由低电平变为高电平的传输延迟时间tPLH分别是:tPHL=3tpdtPLH=2tpd   D触发器4.最高时钟频率：为保证由门G1～G4组成的同步RS触发器能可靠地翻转，CP高电平的持续时间应大于tPHL,所以时钟信号高电平的宽度tWH应大于tPHL。而为了在下一个CP上升沿到达之前确保门G5和G6新的输出电平得以稳定地建立，CP低电平的持续时间不应小于门G4的传输延迟时间和tset之和，即时钟信号低电平的宽度tWL≥tset+tpd，因此得到:　　最后说明一点，在实际集成触发器中，每个门传输时间是不同的，并且作了不同形式的简化，因此上面讨论的结果只是一些定性的物理概念。其真实参数由实验测定。　　在考虑建立保持时间时，应该考虑时钟树向后偏斜的情况，在考虑建立时间时应该考虑时钟树向前偏斜的情况。在进行后仿真时，最大延迟用来检查建立时间，最小延时用来检查保持时间。  D触发器建立时间的约束和时钟周期有关，当系统在高频时钟下无法工作时，降低时钟频率就可以使系统完成工作。保持时间是一个和时钟周期无关的参数，如果设计不合理，使得布局布线工具无法布出高质量的时钟树，那么无论如何调整时钟频率也无法达到要求，只有对所设计系统作较大改动才有可能正常工作，导致设计效率大大降低。因此合理的设计系统的时序是提高设计质量的关键。在可编程器件中，时钟树的偏斜几乎可以不考虑，因此保持时间通常都是满足的。VHDL语言设计　　使用VHDL语言设计D触发器　　LIBRARYieee;　　USEieee.std_logic_1164.all;　　ENTITYdflipflopIS　　PORT(D,C:INSTD_LOGIC;　　Q:OUTSTD_LOGIC);　　ENDdflipflop;　　ARCHITECTUREBehaviorOFdflipflopIS　　BEGIN　　PROCESS(C)　　BEGIN 　　IFC"EVENTANDC="1"THEN　　Q<=D;　　ENDIF;　　ENDPROCESS;　　ENDBehavior;　　使用VerilogHDL语言实现D触发器（带R、S端）　　//门级　　modulecfq(s,r,d,clk,q,qbar);　　inputs,r,d,clk;　　outputq,qbar;　　wirena1,na2,na3,na4;　　nand　　nand1(na1,s,na4,na2),　　nand2(na2,r,na1,clk),　　nand3(na3,na2,clk,na4),　　nand4(na4,na3,r,d),　　nand5(q,s,na2,qbar),　　nand6(qbar,q,r,na3);　　endmodule　　或　　//行为级　　moduledff_rs_async(clk,r,s,d,q);　　inputclk,r,s,d;　　outputq;　　regq;　　always@(posedgeclkorposedgerorposedges)　　begin　　if(r)q<=1"b0;　　elseif(s)q<=1"b1;　　elseq<=d;　　end　　endmodule　　d触发器芯片有:　　74HC7474LS90双D触发器74LS74　　74LS364八D触发器（三态）　　7474、74H74、74F74、74ALS74、74L74、74LS74A、74S74、74HC73、74C74双D型正沿触发器（带预置和清除端）　　74174、74LS174、74F174、74ALS174、74S174、74HC174、74C174　六D型触发器（带清除端）　　74175、74LS175、74F175、74ALS175、74S175、74HC175、74C175四D型触发器（带清除端）　　74273、74LS273、74S273、74F273、74ALS273、74HC273八D型触发器（带清除端）　　74LS377、74F377、74S3777　八D触发器　　74LS378、74F378、74S378、74HC378　六D触发器 　　74LS379、74F379、74S379、74HC379八D触发器接回D，CP加时钟，Q端输出就是2分频的了。状态图：反映时序逻辑电路状态转换规律及相应输入、输出取值关系的图形称为状态图。D触发器做个四分频的电路用D触发器做个4进制的计数26.耐奎斯特定律耐奎斯特定律：当采样频率fs.max大于信号中最高频率fmax的2倍时，即：fs.max>=2fmax,则采样之后的数字信号完整地保留了原始信号中的信息，一般取2.56-4倍的信号最大频率；奈奎斯特定理又称采样定理。模拟信号转为数字信号：模拟信号不仅在幅度取值上是连续的，而且在时间上也是连续的。要使模拟信号数字化，首先要在时间进行离散化处理，即在时间上用有限个采样点代替连续无限的坐标位置，这一过程叫采样。也就是在时间上将模拟信号离散化。但每个样值的幅度仍然是一个连续的模拟量，因此还必须对其进行离散化处理，将其转换为有限个离散值，才能最终用数码来表示其幅值，这种对采样值进行离散化的过程叫做量化 ，这就是实现连续信号幅度离散化处理。采样、量化后的信号变成了一串幅度分级的脉冲信号，这串脉冲的包络代表了模拟信号，它本身也还不是数字信号，而是一种十进制信号，需要把它转换成数字编码脉冲，这一过程称为编码。最简单的编码方式是二进制编码，每个二进制数对应一个量化电平，然后把它们排列，得到由二值脉冲组成的数字信息流，以进行传输和记录。从而实现了模拟信号转为数字信号。27.最快排序方法快速排序算法  快速排序（Quicksort）是对冒泡排序的一种改进。由C.A.R.Hoare在1962年提出。它的基本思想是：通过一趟排序将要排序的数据分割成独立的两部分，其中一部分的所有数据都比另外一部分的所有数据都要小，然后再按此方法对这两部分数据分别进行快速排序，整个排序过程可以递归进行，以此达到整个数据变成有序序列。算法过程　　设要排序的数组是A[0]……A[N-1]，首先任意选取一个数据（通常选用第一个数据）作为关键数据，然后将所有比它小的数都放到它前面，所有比它大的数都放到它后面，这个过程称为一趟快速排序。一趟快速排序的算法是：　　1）设置两个变量I、J，排序开始的时候：I=0，J=N-1；　　2）以第一个数组元素作为关键数据，赋值给key，即key=A[0]；　　3）从J开始向前搜索，即由后开始向前搜索（J=J-1），找到第一个小于key的值A[J]，并与A[I]交换；　　4）从I开始向后搜索，即由前开始向后搜索（I=I+1），找到第一个大于key的A[I]，与A[J]交换；　　5）重复第3、4、5步，直到I=J；(3,4步是在程序中没找到时候j=j-1，i=i+1，直至找到为止。找到并交换的时候i，j指针位置不变。另外当i=j这过程一定正好是i+或j+完成的最后另循环结束)　　例如：待排序的数组A的值分别是：（初始关键数据：X=49）注意关键X永远不变，永远是和X进行比较，无论在什么位子，最后的目的就是把X放在中间，小的放前面大的放后面。　　A[0]、A[1]、A[2]、A[3]、A[4]、A[5]、A[6]：　　49386597761327　　进行第一次交换后：27386597761349　　(按照算法的第三步从后面开始找)　　进行第二次交换后：27384997761365　　(按照算法的第四步从前面开始找>X的值，65>49,两者交换，此时：I=3)　　进行第三次交换后：27381397764965　　(按照算法的第五步将又一次执行算法的第三步从后开始找 　　进行第四次交换后：27381349769765　　(按照算法的第四步从前面开始找大于X的值，97>49,两者交换，此时：I=4,J=6)　　此时再执行第三步的时候就发现I=J，从而结束一趟快速排序，那么经过一趟快速排序之后的结果是：27381349769765，即所以大于49的数全部在49的后面，所以小于49的数全部在49的前面。　　快速排序就是递归调用此过程——在以49为中点分割这个数据序列，分别对前面一部分和后面一部分进行类似的快速排序，从而完成全部数据序列的快速排序，最后把此数据序列变成一个有序的序列，根据这种思想对于上述数组A的快速排序的全过程如图6所示：　　初始状态{49386597761327}　　进行一次快速排序之后划分为{273813}49{769765}　　分别对前后两部分进行快速排序{273813}经第三步和第四步交换后变成{132738}完成排序。　　{769765}经第三步和第四步交换后变成{657697}完成排序。　　图示　　  利用快排排序一组数变种算法　　快速排序(Quicksort)有几个值得一提的变种算法，这里进行一些简要介绍：　　随机化快排：快速排序的最坏情况基于每次划分对主元的选择。基本的快速排序选取第一个元素作为主元。这样在数组已经有序的情况下，每次划分将得到最坏的结果。一种比较常见的优化方法是随机化算法，即随机选取一个元素作为主元。这种情况下虽然最坏情况仍然是O(n^2)，但最坏情况不再依赖于输入数据，而是由于随机函数取值不佳。实际上，随机化快速排序得到理论最坏情况的可能性仅为1/(2^n)。所以随机化快速排序可以对于绝大多数输入数据达到O(nlogn)的期望时间复杂度。一位前辈做出了一个精辟的总结：“随机化快速排序可以满足一个人一辈子的人品需求。”　　随机化快速排序的唯一缺点在于，一旦输入数据中有很多的相同数据，随机化的效果将直接减弱。对于极限情况，即对于n个相同的数排序，随机化快速排序的时间复杂度将毫无疑问的降低到O(n^2)。解决方法是用一种方法进行扫描，使没有交换的情况下主元保留在原位置。　　平衡快排（BalancedQuicksort）：每次尽可能地选择一个能够代表中值的元素作为关键数据，然后遵循普通快排的原则进行比较、替换和递归。通常来说，选择这个数据的方法是取开头、结尾、中间3个数据，通过比较选出其中的中值。取这3个值的好处是在实际问题（例如信息学竞赛……）中，出现近似顺序数据或逆序数据的概率较大，此时中间数据必然成为中值，而也是事实上的近似中值。万一遇到正好中间大两边小（或反之）的数据，取的值都接近最值，那么由于至少能将两部分分开，实际效率也会有2倍左右的增加，而且利于将数据略微打乱，破坏退化的结构。　　外部快排（External Quicksort）：与普通快排不同的是，关键数据是一段buffer，首先将之前和之后的M/2个元素读入buffer并对该buffer中的这些元素进行排序，然后从被排序数组的开头（或者结尾）读入下一个元素，假如这个元素小于buffer中最小的元素，把它写到最开头的空位上；假如这个元素大于buffer中最大的元素，则写到最后的空位上；否则把buffer中最大或者最小的元素写入数组，并把这个元素放在buffer里。保持最大值低于这些关键数据，最小值高于这些关键数据，从而避免对已经有序的中间的数据进行重排。完成后，数组的中间空位必然空出，把这个buffer写入数组中间空位。然后递归地对外部更小的部分，循环地对其他部分进行排序。　　三路基数快排（Three-wayRadixQuicksort，也称作MultikeyQuicksort、Multi-keyQuicksort）：结合了基数排序（radixsort，如一般的字符串比较排序就是基数排序）和快排的特点，是字符串排序中比较高效的算法。该算法被排序数组的元素具有一个特点，即multikey，如一个字符串，每个字母可以看作是一个key。算法每次在被排序数组中任意选择一个元素作为关键数据，首先仅考虑这个元素的第一个key（字母），然后把其他元素通过key的比较分成小于、等于、大于关键数据的三个部分。然后递归地基于这一个key位置对“小于”和“大于”部分进行排序，基于下一个key对“等于”部分进行排序。C中的快速排序源代码　　//参照《数据结构》（C语言版）　　//调用：quicksort-->qsort-->partitions　　intpartitions(inta[],intlow,inthigh)　　{　　intpivotkey=a[low];　　//a[0]=a[low];　　while(low=pivotkey)　　--high;　　a[low]=a[high];　　while(low　　//#include　　#include"myfunc.h"//存放于个人函数库中　　main()　　{　　inti,a[11]={0,11,12,5,6,13,8,9,14,7,10};　　for(i=0;i<11;printf("%3d",a[i]),++i);　　printf("n");　　quicksort(a,10);　　for(i=0;i<11;printf("%3d",a[i]),++i);　　printf("n");　　}28.TCP四层模型应用层传输层网络层链路层 29.IP协议IP协议(InternetProtocol)又称互联网协议，是支持网间互连的数据报协议，它与TCP协议（传输控制协议）一起构成了TCP/IP协议族的核心。它提供网间连接的完善功能，包括IP数据报规定互连网络范围内的IP地址格式。IP是网络层协议，工作在数据链路层的上面。IP协议的作用就是向传输层（TCP层）提供统一的IP包，即将各种不同类型的MAC帧转换为统一的IP包，并将MAC帧的物理地址变换为全网统一的逻辑地址（IP地址）。这样，这些不同物理网络MAC帧的差异对上层而言就不复存在了。正因为这一转换，才实现了不同类型物理网络的互联。TCP和UDP都是传输层协议.TCP（TransmissionControlProtocol，传输控制协议）是面向连接的协议,在收发数据前，必须和对方建立连接。UDP（UserDataProtocol，用户数据报协议）是与TCP相对应的协议。它是面向非连接的协议，它不与对方建立连接，而是直接就把数据包发送过去。30.交换机和路由器交换机工作原理：传统的交换机本质上是具有流量控制能力的多端口网桥，即传统的（二层）交换机。把路由技术引入交换机，可以完成网络层路由选择，故称为三层交换，这是交换机的新进展。交换机（二层交换）的工作原理交换机和网桥一样，是工作在链路层的联网设备，它的各个端口都具有桥接功能，每个端口可以连接一个LAN或一台高性能网站或服务器，能够通过自学习来了解每个端口的设备连接情况。所有端口由专用处理器进行控制，并经过控制管理总线转发信息。同时可以用专门的网管软件进行集中管理。除此之外，交换机为了提高数据交换的速度和效率，一般支持多种方式。（1）存储转发：所有常规网桥都使用这种方法。它们在将数据帧发柱其他端口之前，要把收到的帧完全存储在内部的存储器中，对其检验后再发往其他端口，这样其延时等于接收一个完整的数据帧的时间及处理时间的总和。如果级联很长时，会导致严重的性能问题，但这种方法可以过滤掉错误的数据帧。（2）切入法：这种方法只检验数据帧的目标地址，这使得数据帧几乎马上就可以传出去，从而大大降低延时。其缺点是：错误帧也会被传出去。错误帧的概率较小的情况下，可以采用切入法以提高传输速度。而错误帧的概率较大的情况下，可以采用存储转发法／以减少错误帧的重传。路由器工作原理：路由器是一种连接多个网络或网段的网络设备，它能将不同网络或网段之间的数据信息进行“翻译”，以使它们能够相互“读”懂对方的数据，从而构成一个更大的网络。路由器有两大典型功能，即数据通道功能和控制功能。数据通道功能包括转发决定、背板转发以及输出链路调度等，一般由特定的硬件来完成；控制功能一般用软件132 来实现，包括与相邻路由器之间的信息交换、系统配置、系统管理等。多少年来，路由器的发展有起有伏。90年代中期，传统路由器成为制约因特网发展的瓶颈。ATM交换机取而代之，成为IP骨干网的核心，路由器变成了配角。进入90年代末期，Internet规模进一步扩大，流量每半年翻一番，ATM网又成为瓶颈，路由器东山再起，Gbps路由交换机在1997年面世后，人们又开始以Gbps路由交换机取代ATM交换机，架构以路由器为核心的骨干网。2路由原理  ——当IP子网中的一台主机发送IP分组给同一IP子网的另一台主机时，它将直接把IP分组送到网络上，对方就能收到。而要送给不同IP于网上的主机时，它要选择一个能到达目的子网上的路由器，把IP分组送给该路由器，由路由器负责把IP分组送到目的地。如果没有找到这样的路由器，主机就把IP分组送给一个称为“缺省网关（defaultgateway）”的路由器上。“缺省网关”是每台主机上的一个配置参数，它是接在同一个网络上的某个路由器端口的IP地址。  ——路由器转发IP分组时，只根据IP分组目的IP地址的网络号部分，选择合适的端口，把IP分组送出去。同主机一样，路由器也要判定端口所接的是否是目的子网，如果是，就直接把分组通过端口送到网络上，否则，也要选择下一个路由器来传送分组。路由器也有它的缺省网关，用来传送不知道往哪儿送的IP分组。这样，通过路由器把知道如何传送的IP分组正确转发出去，不知道的IP分组送给“缺省网关”路由器，这样一级级地传送，IP分组最终将送到目的地，送不到目的地的IP分组则被网络丢弃了。  ——目前TCP／IP网络，全部是通过路由器互连起来的，Internet就是成千上万个IP子网通过路由器互连起来的国际性网络。这种网络称为以路由器为基础的网络（routerbasednetwork），形成了以路由器为节点的“网间网”。在“网间网”中，路由器不仅负责对IP分组的转发，还要负责与别的路由器进行联络，共同确定“网间网”的路由选择和维护路由表。  ——路由动作包括两项基本内容：寻径和转发。寻径即判定到达目的地的最佳路径，由路由选择算法来实现。由于涉及到不同的路由选择协议和路由选择算法，要相对复杂一些。为了判定最佳路径，路由选择算法必须启动并维护包含路由信息的路由表，其中路由信息依赖于所用的路由选择算法而不尽相同。路由选择算法将收集到的不同信息填入路由表中，根据路由表可将目的网络与下一站（nexthop）的关系告诉路由器。路由器间互通信息进行路由更新，更新维护路由表使之正确反映网络的拓扑变化，并由路由器根据量度来决定最佳路径。这就是路由选择协议（routingprotocol），例如路由信息协议（RIP）、开放式最短路径优先协议（OSPF）和边界网关协议（BGP）等。  ——转发即沿寻径好的最佳路径传送信息分组。路由器首先在路由表中查找，判明是否知道如何将分组发送到下一个站点（路由器或主机），如果路由器不知道如何发送分组，通常将该分组丢弃；否则就根据路由表的相应表项将分组发送到下一个站点，如果目的网络直接与路由器相连，路由器就把分组直接送到相应的端口上。这就是路由转发协议（routedprotocol）。  ——路由转发协议和路由选择协议是相互配合又相互独立的概念，前者使用后者维护的路由表，同时后者要利用前者提供的功能来发布路由协议数据分组。下文中提到的路由协议，除非特别说明，都是指路由选择协议，这也是普遍的习惯。 交换机是在数据链路层实现的路由器在网络层实现。132 31.全局变量和局部变量全局变量和局部变量的区别主要在于它们的作用域和生存期不同。全局变量对于整个程序均可见，而局部变量只对它所在的函数或者语句块可见。全局变量的生存期与程序的生存期相同，而局部变量的生存期在退出函数或语句块后便结束。通过将全局变量和局部变量置于内存中不同的段来实现的，全部变量存放在全局数据区，局部变量位于栈内。32.8086多少位的系统？在数据总线上是怎么实现的？答：8086是16位的系统。8086地址总线有20位，CPU有1M的寻址空间，然而8086只有16位，为了能够寻址1M内存空间，必须通过分段来完成，即：物理地址=16位的段基址左移4位+16位的段内偏移量，这样就可以寻址全部的地址空间了。33.零点漂移零点漂移，就是指放大电路的输入端短路时，输出端还有缓慢变化的电压产生，即输出电压偏离原来的起始点而上下漂动。抑制零点漂移的方法一般有：采用恒温措施；补偿法（采用热敏元件来抵消放大管的变化或采用特性相同的放大管构成差分放大电路）；采用直流负反馈稳定静态工作点；在各级之间采用阻容耦合或者采用特殊设计的调制解调式直流放大器等。34.基本放大电路（电压放大器，电流放大器，互导放大器和互阻放大器）优缺点，特别是广泛采用差分结构的原因。放大电路的作用：放大电路是电子技术中广泛使用的电路之一，其作用是将微弱的输入信号（电压、电流、功率）不失真地放大到负载所需要的数值。放大电路种类：（1）电压放大器：输入信号很小，要求获得不失真的较大的输出压，也称小信号放大器；（2）功率放大器：输入信号较大，要求放大器输出足够的功率，也称大信号放大器。差分电路是具有这样一种功能的电路。该电路的输入端是两个信号的输入，这两个信号的差值，为电路有效输入。132 35.集总电路电容只  （储存) 能量，电感只  (储存)  能量。集总电路（Lumpedcircuit）：在一般的电路分析中,电路的所有参数,如阻抗、容抗、感抗都集中于空间的各个点上,各个元件上,各点之间的信号是瞬间传递的,这种理想化的电路模型称为集总电路。　　这类电路所涉及电路元件的电磁过程都集中在元件内部进行。用集总电路近似实际电路是有条件的，这个条件是实际电路的尺寸要远小于电路工作时的电磁波长。　　对于集总参数电路，由基尔霍夫定律唯一地确定了结构约束（又称拓扑约束，即元件间的联接关系决定电压和电流必须遵循的一类关系）。　　集总参数元件是指有关电、磁场物理现象都由元件来“集总”表征。在元件外部不存在任何电场与磁场。如果元件外部有电场，进、出端子的电流就有可能不同；如果元件外部有磁场，两个端子之间的电压就可能不是单值的。集总（参数）元件假定：在任何时刻，流入二端元件的一个端子的电流一定等于从另一端流出的电流，且两个端子之间的电压为单值量。由集总元件构成的电路称为集总电路，或称具有集总参数的电路。36.差模和共模(差模：Vid＝Vi1－Vi2共模：Vic＝（Vi1+Vi2）/2)37.戴维南定理“一个含独立电源、线性电阻和受控源的一端口，对外电路来说，可以用一个电压源和电阻的串联组合等效置换，此电压源的电压等于一个端口的开路电压，电阻等于一端口的全部独立电源置零后的输入电阻”。132 四.华为面试五.TI笔试1.半导体是一种导电能力介于导体与绝缘体之间的物体。semiconductor材料的电阻率界于金属与绝缘材料之间的材料。这种材料在某个温度范围内随温度升高而增加电荷载流子的浓度，电阻率下降。半导体（semiconductor），指常温下导电性能介于导体(conductor)与绝缘体(insulator)之间的材料。半导体在收音机、电视机以及测温上有着广泛的应用。　　半导体：电阻率介于金属和绝缘体之间并有负的电阻温度系数的物质。半导体室温时电阻率约在10-5～107欧·米之间，温度升高时电阻率指数则减小。半导体材料很多，按化学成分可分为元素半导体和化合物半导体两大类。锗和硅是最常用的元素半导体；化合物半导体包括Ⅲ-Ⅴ族化合物（砷化镓、磷化镓等）、Ⅱ-Ⅵ族化合物(硫化镉、硫化锌等)、氧化物(锰、铬、铁、铜的氧化物),以及由Ⅲ-Ⅴ族化合物和Ⅱ-Ⅵ族化合物组成的固溶体（镓铝砷、镓砷磷等）。除上述晶态半导体外，还有非晶态的玻璃半导体、有机半导体等。　　本征半导体不含杂质且无晶格缺陷的半导体称为本征半导体。在极低温度下，半导体的价带是满带(见能带理论)，受到热激发后，价带中的部分电子会越过禁带进入能量较高的空带，空带中存在电子后成为导带，价带中缺少一个电子后形成一个带正电的空位，称为空穴（图1）。导带中的电子和价带中的空穴合称电子-132 空穴对，均能自由移动，即载流子，它们在外电场作用下产生定向运动而形成宏观电流，分别称为电子导电和空穴导电。这种由于电子-空穴对的产生而形成的混合型导电称为本征导电。导带中的电子会落入空穴，电子-空穴对消失，称为复合。复合时释放出的能量变成电磁辐射（发光）或晶格的热振动能量（发热）。在一定温度下，电子-空穴对的产生和复合同时存在并达到动态平衡，此时半导体具有一定的载流子密度，从而具有一定的电阻率。温度升高时，将产生更多的电子-空穴对，载流子密度增加，电阻率减小。无晶格缺陷的纯净半导体的电阻率较大，实际应用不多。　　  半导体半导体中杂质半导体中的杂质对电阻率的影响非常大。半导体中掺入微量杂质时，杂质原子附近的周期势场受到干扰并形成附加的束缚状态，在禁带中产加的杂质能级。例如四价元素锗或硅晶体中掺入五价元素磷、砷、锑等杂质原子时，杂质原子作为晶格的一分子，其五个价电子中有四个与周围的锗（或硅）原子形成共价结合，多余的一个电子被束缚于杂质原子附近，产生类氢能级。杂质能级位于禁带上方靠近导带底附近。杂质能级上的电子很易激发到导带成为电子载流子。这种能提供电子载流子的杂质称为施主，相应能级称为施主能级。施主能级上的电子跃迁到导带所需能量比从价带激发到导带所需能量小得多（图2）。在锗或硅晶体中掺入微量三价元素硼、铝、镓等杂质原子时，杂质原子与周围四个锗（或硅）原子形成共价结合时尚缺少一个电子，因而存在一个空位，与此空位相应的能量状态就是杂质能级，通常位于禁带下方靠近价带处。价带中的电子很易激发到杂质能级上填补这个空位，使杂质原子成为负离子。价带中由于缺少一个电子而形成一个空穴载流子（图3）。这种能提供空穴的杂质称为受主杂质。存在受主杂质时，在价带中形成一个空穴载流子所需能量比本征半导体情形要小得多。半导体掺杂后其电阻率大大下降。加热或光照产生的热激发或光激发都会使自由载流子数增加而导致电阻率减小，半导体热敏电阻和光敏电阻就是根据此原理制成的。对掺入施主杂质的半导体，导电载流子主要是导带中的电子，属电子型导电，称N型半导体。掺入受主杂质的半导体属空穴型导电，称P型半导体。半导体在任何温度下都能产生电子-空穴对，故N型半导体中可存在少量导电空穴，P型半导体中可存在少量导电电子，它们均称为少数载流子。在半导体器件的各种效应中，少数载流子常扮演重要角色。　　132   N型半导体结构图PN结P型半导体与N型半导体相互接触时，其交界区域称为PN结。P区中的自由空穴和N区中的自由电子要向对方区域扩散，造成正负电荷在PN结两侧的积累，形成电偶极层(图4)。电偶极层中的电场方向正好阻止扩散的进行。当由于载流子数密度不等引起的扩散作用与电偶层中电场的作用达到平衡时，P区和N区之间形成一定的电势差，称为接触电势差。由于P区中的空穴向N区扩散后与N区中的电子复合，而N区中的电子向P区扩散后与P区中的空穴复合，这使电偶极层中自由载流子数减少而形成高阻层，故电偶极层也叫阻挡层，阻挡层的电阻值往往是组成PN结的半导体的原有阻值的几十倍乃至几百倍。　　PN结具有单向导电性，半导体整流管就是利用PN结的这一特性制成的。PN结的另一重要性质是受到光照后能产生电动势，称光生伏打效应，可利用来制造光电池。半导体三极管、可控硅、PN结光敏器件和发光二极管等半导体器件均利用了PN结的特性。多样性　　物质存在的形式多种多样，固体、液体、气体、等离子体等等。我们通常把导电性和导热性差或不好的材料，如金刚石、人工晶体、琥珀、陶瓷等等，称为绝缘体。而把导电、导热都比较好的金属如金、银、铜、铁、锡、铝等称为导体。可以简单的把介于导体和绝缘体之间的材料称为半导体。与导体和绝缘体相比，半导体材料的发现是最晚的，直到20世纪30年代，当材料的提纯技术改进以后，半导体的存在才真正被学术界认可。　　半导体的分类，按照其制造技术可以分为：集成电路器件，分立器件、光电半导体、逻辑IC、模拟IC、储存器等大类，一般来说这些还会被分成小类。此外还有以应用领域、设计方法等进行分类，虽然不常用，但还是按照IC、LSI、VLSI（超大LSI）及其规模进行分类的方法。此外，还有按照其所处理的信号，可以分成模拟、数字、模拟数字混成及功能进行分类的方法。半导体定义　　电阻率介于金属和绝缘体[1]之间并有负的电阻温度系数的物质。　　半导体室温时电阻率约在10E-5～10E7欧姆·米之间，温度升高时电阻率指数则减小。　　半导体材料很多，按化学成分可分为元素半导体和化合物半导体两大类。　　锗和硅是最常用的元素半导体；化合物半导体包括Ⅲ-Ⅴ族化合物（砷化镓、磷化镓等）、Ⅱ-Ⅵ族化合物(硫化镉、硫化锌等)、氧化物(锰、铬、铁、铜的氧化物),以及由Ⅲ-Ⅴ族化合物和Ⅱ-Ⅵ族化合物组成的固溶体（镓铝砷、镓砷磷等）。除上述晶态半导体外，还有非晶态的玻璃半导体、有机半导体等。　　半导体：意指半导体收音机，因收音机中的晶体管由半导体材料制成而得名。　　本征半导体　　不含杂质且无晶格缺陷的半导体称为本征半导体。在极低温度下，半导体的价带132 是满带(见能带理论)，受到热激发后，价带中的部分电子会越过禁带进入能量较高的空带，空带中存在电子后成为导带，价带中缺少一个电子后形成一个带正电的空位，称为空穴。导带中的电子和价带中的空穴合称电子-空穴对，均能自由移动，即载流子，它们在外电场作用下产生定向运动而形成宏观电流，分别称为电子导电和空穴导电。这种由于电子-空穴对的产生而形成的混合型导电称为本征导电。导带中的电子会落入空穴，电子-空穴对消失，称为复合。复合时释放出的能量变成电磁辐射（发光）或晶格的热振动能量（发热）。在一定温度下，电子-空穴对的产生和复合同时存在并达到动态平衡，此时半导体具有一定的载流子密度，从而具有一定的电阻率。温度升高时，将产生更多的电子-空穴对，载流子密度增加，电阻率减小。无晶格缺陷的纯净半导体的电阻率较大，实际应用不多。历程　　IC封装历史始于30多年前。当时采用金属和陶瓷两大类封壳，它们曾是电子工业界的“辕马”，凭其结实、可靠、散热好、功耗大、能承受严酷环境条件等优点，广泛满足从消费类电子产品到空间电子产品的需求。但它们有诸多制约因素，即重量、成本、封装密度及引脚数。最早的金属壳是TO型，俗称“礼帽型”；陶瓷壳则是扁平长方形。　　大约在20世纪60年代中期，仙童公司开发出塑料双列直插式封装（PDIP），有8条引线。随着硅技术的发展，芯片尺寸愈来愈大，相应地封壳也要变大。到60年代末，四边有引线较大的封装出现了。那时人们还不太注意压缩器件的外形尺寸，故而大一点的封壳也可以接受。但大封壳占用PCB面积多，于是开发出引线陶瓷芯片载体（LCCC）。1976年～1977年间，它的变体即塑料有引线载体（PLCC）面世，且生存了约10年，其引脚数有16个～132个。　　20世纪80年代中期开发出的四方型扁平封装（QFP）接替了PLCC。当时有凸缘QFP（BQFP）和公制MQFP（MQFP）两种。但很快MQFP以其明显的优点取代了BQFP。其后相继出现了多种改进型，如薄型QFP（TQFP）、细引脚间距QFP（VQFP）、缩小型QFP（SQFP）、塑料QFP（PQFP）、金属QFP(MetalQFP)、载带QFP（TapeQFP）等。这些QFP均适合表面贴装。但这种结构仍占用太多的PCB面积，不适应进一步小型化的要求。因此，人们开始注意缩小芯片尺寸，相应的封装也要尽量小。实际上，1968年～1969年，菲利浦公司就开发出小外形封装（SOP）。以后逐渐派生出J型引脚小外型封装（SOJ）、薄小外形封装（TSOP）、甚小外形封装（VSOP）、缩小型SOP（SSOP）、薄的缩小型SOP（TSSOP）及小外形晶体管（SOT）、小外型集成电路（SOIC）等。这样，IC的塑封壳有两大类：方型扁平型和小型外壳型。前者适用于多引脚电路，后者适用于少引脚电路。随着半导体工业的飞速发展，芯片的功能愈来愈强，需要的外引脚数也不断增加，再停留在周边引线的老模式上，即使把引线间距再缩小，其局限性也日渐突出，于是有了面阵列的新概念，诞生了阵列式封装。　　阵列式封装最早是针栅阵列（PGA），引脚为针式。将引脚形状变通为球形凸点，即有球栅阵列(BGA）；球改为柱式就是柱栅阵列(CGA）。后来更有载带BGA(TBGA）、金属封装BGA(MBGA）、陶瓷BGA(CBGA）、倒装焊BGA(FCBGA）、塑料BGA(PBGA）、增强型塑封BGA(EPBGA）、芯片尺寸BGA(D2BGA）、小型BGA(MiniBGA）、微小型BGA(MicroBGA）及可控塌陷BGA(C2BGA)等。BGA成为当今最活跃的封装形式。　　历史上，人们也曾试图不给IC任何封装。最早的有IBM公司在20世纪60年代开发的C4（可控塌陷芯片连接）技术。以后有板上芯片(COB）、柔性板上芯片(COF）及芯片上引线(LOC）等。但裸芯片面临一个确认优质芯片（KGD）的问题。因此，提出了既给IC加上封装又不增加多少“面积”的设想，1992年日本富士通首先提出了芯片尺寸封装(CSP)概念。很快引起国际上的关注，它必将成为IC封装的一个重要热点。132 　　另一种封装形式是贝尔实验室大约在1962年提出，由IBM付诸实现的带式载体封装（TCP）。它是以柔性带取代刚性板作载体的一种封装。因其价格昂贵、加工费时，未被广泛使用。　　上述种类繁多的封装，其实都源自20世纪60年代就诞生的封装设想。推动其发展的因素一直是功率、重量、引脚数、尺寸、密度、电特性、可靠性、热耗散，价格等。　　尽管已有这么多封装可供选择，但新的封装还会不断出现。另一方面，有不少封装设计师及工程师正在努力以去掉封装。当然，这绝非易事，封装将至少还得陪伴我们20年，直到真正实现芯片只在一个互连层上集成。　　可以这样粗略地归纳封装的发展进程：结构方面TO→DIP→LCC→QFP→BGA→CSP；材料方面是金属→陶瓷→塑料；引脚形状是长引线直插→短引线或无引线贴装→球状凸点；装配方式是通孔封装→表面安装→直接安装。特点　　半导体五大特性∶电阻率特性，导电特性，光电特性，负的电阻率温度特性，整流特性。　　★在形成晶体结构的半导体中，人为地掺入特定的杂质元素，导电性能具有可控性。　　★在光照和热辐射条件下，其导电性有明显的变化。　　晶格：晶体中的原子在空间形成排列整齐的点阵，称为晶格。　　共价键结构：相邻的两个原子的一对最外层电子（即价电子）不但各自围绕自身所属的原子核运动，而且出现在相邻原子所属的轨道上，成为共用电子，构成共价键。　　自由电子的形成：在常温下，少数的价电子由于热运动获得足够的能量，挣脱共价键的束缚变成为自由电子。　　空穴：价电子挣脱共价键的束缚变成为自由电子而留下一个空位置称空穴。　　电子电流：在外加电场的作用下，自由电子产生定向移动，形成电子电流。　　空穴电流：价电子按一定的方向依次填补空穴（即空穴也产生定向移动），形成空穴电流。　　本征半导体的电流：电子电流+空穴电流。自由电子和空穴所带电荷极性不同，它们运动方向相反。　　载流子：运载电荷的粒子称为载流子。　　导体电的特点：导体导电只有一种载流子，即自由电子导电。　　本征半导体电的特点：本征半导体有两种载流子，即自由电子和空穴均参与导电。　　本征激发：半导体在热激发下产生自由电子和空穴的现象称为本征激发。　　复合：自由电子在运动的过程中如果与空穴相遇就会填补空穴，使两者同时消失，这种现象称为复合。　　动态平衡：在一定的温度下，本征激发所产生的自由电子与空穴对，与复合的自由电子与空穴对数目相等，达到动态平衡。　　载流子的浓度与温度的关系：温度一定，本征半导体中载流子的浓度是一定的，并且自由电子与空穴的浓度相等。当温度升高时，热运动加剧，挣脱共价键束缚的自由电子增多，空穴也随之增多（即载流子的浓度升高），导电性能增强；当温度降低，则载流子的浓度降低，导电性能变差。　　结论：本征半导体的导电性能与温度有关。半导体材料性能对温度的敏感性，可制作热敏和光敏器件，又造成半导体器件温度稳定性差的原因。　　杂质半导体：通过扩散工艺，在本征半导体中掺入少量合适的杂质元素，可得到杂质半导体。　　N型半导体：在纯净的硅晶体中掺入五价元素（如磷），使之取代晶格中硅原子的位置，就形成了N型半导体。　　多数载流子132 ：N型半导体中，自由电子的浓度大于空穴的浓度，称为多数载流子，简称多子。　　少数载流子：N型半导体中，空穴为少数载流子，简称少子。　　施子原子：杂质原子可以提供电子，称施子原子。　　N型半导体的导电特性：它是靠自由电子导电，掺入的杂质越多，多子（自由电子）的浓度就越高，导电性能也就越强。　　P型半导体：在纯净的硅晶体中掺入三价元素（如硼），使之取代晶格中硅原子的位置，形成P型半导体。　　多子：P型半导体中，多子为空穴。　　少子：P型半导体中，少子为电子。　　受主原子：杂质原子中的空位吸收电子，称受主原子。　　P型半导体的导电特性：掺入的杂质越多，多子（空穴）的浓度就越高，导电性能也就越强。　　结论：　　多子的浓度决定于杂质浓度。　　少子的浓度决定于温度。　　PN结的形成：将P型半导体与N型半导体制作在同一块硅片上，在它们的交界面就形成PN结。　　PN结的特点：具有单向导电性。　　扩散运动：物质总是从浓度高的地方向浓度低的地方运动，这种由于浓度差而产生的运动称为扩散运动。　　空间电荷区：扩散到P区的自由电子与空穴复合，而扩散到N区的空穴与自由电子复合，所以在交界面附近多子的浓度下降，P区出现负离子区，N区出现正离子区，它们是不能移动，称为空间电荷区。　　电场形成：空间电荷区形成内电场。　　空间电荷加宽，内电场增强，其方向由N区指向P区，阻止扩散运动的进行。　　漂移运动：在电场力作用下，载流子的运动称漂移运动。　　PN结的形成过程：如图所示，将P型半导体与N型半导体制作在同一块硅片上，在无外电场和其它激发作用下，参与扩散运动的多子数目等于参与漂移运动的少子数目，从而达到动态平衡，形成PN结。　　  PN结的形成过程电位差：空间电荷区具有一定的宽度，形成电位差Uho，电流为零。　　耗尽层：绝大部分空间电荷区内自由电子和空穴的数目都非常少，在分析PN结时常忽略载流子的作用，而只考虑离子区的电荷，称耗尽层。　　PN结的单向导电性伏安特性曲线　　伏安特性曲线132 ：加在PN结两端的电压和流过二极管的电流之间的关系曲线称为伏安特性曲线。如图所示：　　  PN伏安特性正向特性：u>0的部分称为正向特性。　　反向特性：u<0的部分称为反向特性。　　反向击穿：当反向电压超过一定数值U（BR）后，反向电流急剧增加，称之反向击穿。　　势垒电容：耗尽层宽窄变化所等效的电容称为势垒电容Cb。　　变容二极管：当PN结加反向电压时，Cb明显随u的变化而变化，而制成各种变容二极管。如下图所示。　　  PN结的势垒电容平衡少子：PN结处于平衡状态时的少子称为平衡少子。　　非平衡少子：PN结处于正向偏置时，从P区扩散到N区的空穴和从N区扩散到P区的自由电子均称为非平衡少子。　　扩散电容：扩散区内电荷的积累和释放过程与电容器充、放电过程相同，这种电容效应称为Cd。　　结电容：势垒电容与扩散电容之和为PN结的结电容Cj。编辑本段半导体杂质132 　　半导体中的杂质对电阻率的影响非常大。半导体中掺入微量杂质时，杂质原子附近的周期势场受到干扰并形成附加的束缚状态，在禁带中产加的杂质能级。例如四价元素锗或硅晶体中掺入五价元素磷、砷、锑等杂质原子时，杂质原子作为晶格的一分子，其五个价电子中有四个与周围的锗（或硅）原子形成共价结合，多余的一个电子被束缚于杂质原子附近，产生类氢能级。杂质能级位于禁带上方靠近导带底附近。杂质能级上的电子很易激发到导带成为电子载流子。这种能提供电子载流子的杂质称为施主，相应能级称为施主能级。施主能级上的电子跃迁到导带所需能量比从价带激发到导带所需能量小得多（图2）。在锗或硅晶体中掺入微量三价元素硼、铝、镓等杂质原子时，杂质原子与周围四个锗（或硅）原子形成共价结合时尚缺少一个电子，因而存在一个空位，与此空位相应的能量状态就是杂质能级，通常位于禁带下方靠近价带处。价带中的电子很易激发到杂质能级上填补这个空位，使杂质原子成为负离子。价带中由于缺少一个电子而形成一个空穴载流子（图3）。这种能提供空穴的杂质称为受主杂质。存在受主杂质时，在价带中形成一个空穴载流子所需能量比本征半导体情形要小得多。半导体掺杂后其电阻率大大下降。加热或光照产生的热激发或光激发都会使自由载流子数增加而导致电阻率减小，半导体热敏电阻和光敏电阻就是根据此原理制成的。对掺入施主杂质的半导体，导电载流子主要是导带中的电子，属电子型导电，称N型半导体。掺入受主杂质的半导体属空穴型导电，称P型半导体。半导体在任何温度下都能产生电子-空穴对，故N型半导体中可存在少量导电空穴，P型半导体中可存在少量导电电子，它们均称为少数载流子。在半导体器件的各种效应中，少数载流子常扮演重要角色。PN结　　P型半导体与N型半导体相互接触时，其交界区域称为PN结。P区中的自由空穴和N区中的自由电子要向对方区域扩散，造成正负电荷在PN结两侧的积累，形成电偶极层(图4)。电偶极层中的电场方向正好阻止扩散的进行。当由于载流子数密度不等引起的扩散作用与电偶层中电场的作用达到平衡时，P区和N区之间形成一定的电势差，称为接触电势差。由于P区中的空穴向N区扩散后与N区中的电子复合，而N区中的电子向P区扩散后与P区中的空穴复合，这使电偶极层中自由载流子数减少而形成高阻层，故电偶极层也叫阻挡层，阻挡层的电阻值往往是组成PN结的半导体的原有阻值的几十倍乃至几百倍。　　PN结具有单向导电性，半导体整流管就是利用PN结的这一特性制成的。PN结的另一重要性质是受到光照后能产生电动势，称光生伏打效应，可利用来制造光电池。半导体三极管、可控硅、PN结光敏器件和发光二极管等半导体器件均利用了PN结的特性。　　PN结的单向导电性　　P端接电源的正极，N端接电源的负极称之为PN结正偏。此时PN结如同一个开关合上，呈现很小的电阻，称之为导通状态。　　P端接电源的负极，N端接电源的正极称之为PN结反偏，此时PN结处于截止状态，如同开关打开。结电阻很大，当反向电压加大到一定程度，PN结会发生击穿而损坏。半导体掺杂　　半导体之所以能广泛应用在今日的数位世界中，凭借的就是其能借由在其晶格中植入杂质改变其电性，这个过程称之为掺杂（doping）。掺杂进入本质半导体（intrinsicsemiconductor）的杂质浓度与极性皆会对半导体的导电特性产生很大的影响。而掺杂过的半导体则称为外质半导体（extrinsicsemiconductor）。半导体掺杂物　　哪种材料适合作为某种半导体材料的掺杂物（dopant）需视两者的原子特性而定。一般而言，掺杂物依照其带给被掺杂材料的电荷正负被区分为施体（donor）与受体（acceptor）。施体原子带来的价电子（valenceelectrons）大多会与被掺杂的材料原子产生共价键，进而被束缚。而没有和被掺杂材料原子产生共价键的电子则会被施体原子微弱地束缚住，这个电子又称为施体电子。和本质半导体的价电子比起来，施体电子跃迁至传导带所需的能量较低，比较容易在半导体材料的晶格中移动，产生电流。虽然施体电子获得能量会跃迁至传导带，但并不会和本质半导体一样留下一个电洞，施体原子在失去了电子后只会固定在半导体材料的晶格中。因此这种因为掺杂而获得多余电子提供传导的半导体称为n型半导体（n-typesemiconductor），n代表带负电荷的电子。　　和施体相对的，受体原子进入半导体晶格后，因为其价电子数目比半导体原子的价电子数量少，等效上会带来一个的空位，这个多出的空位即可视为电洞。受体掺杂后的半导体称为p型半导体（p-typesemiconductor），p代表带正电荷的电洞。132 　　以一个硅的本质半导体来说明掺杂的影响。硅有四个价电子，常用于硅的掺杂物有三价与五价的元素。当只有三个价电子的三价元素如硼（boron）掺杂至硅半导体中时，硼扮演的即是受体的角色，掺杂了硼的硅半导体就是p型半导体。反过来说，如果五价元素如磷（phosphorus）掺杂至硅半导体时，磷扮演施体的角色，掺杂磷的硅半导体成为n型半导体。　　一个半导体材料有可能先后掺杂施体与受体，而如何决定此外质半导体为n型或p型必须视掺杂后的半导体中，受体带来的电洞浓度较高或是施体带来的电子浓度较高，亦即何者为此外质半导体的“多数载子”（majoritycarrier）。和多数载子相对的是少数载子（minoritycarrier）。对于半导体元件的操作原理分析而言，少数载子在半导体中的行为有着非常重要的地位。半导体载子浓度　　掺杂物浓度对于半导体最直接的影响在于其载子浓度。在热平衡的状态下，一个未经掺杂的本质半导体，电子与电洞的浓度相等，如下列公式所示：　　n=p=ni其中n是半导体内的电子浓度、p则是半导体的电洞浓度，ni则是本质半导体的载子浓度。ni会随着材料或温度的不同而改变。对于室温下的硅而言，ni大约是1×10cm。　　通常掺杂浓度越高，半导体的导电性就会变得越好，原因是能进入传导带的电子数量会随着掺杂浓度提高而增加。掺杂浓度非常高的半导体会因为导电性接近金属而被广泛应用在今日的集成电路制程来取代部份金属。高掺杂浓度通常会在n或是p后面附加一上标的“+”号，例如n代表掺杂浓度非常高的n型半导体，反之例如p则代表轻掺杂的p型半导体。需要特别说明的是即使掺杂浓度已经高到让半导体“退化”（degenerate）为导体，掺杂物的浓度和原本的半导体原子浓度比起来还是差距非常大。以一个有晶格结构的硅本质半导体而言，原子浓度大约是5×10cm，而一般集成电路制程里的掺杂浓度约在10cm至10cm之间。掺杂浓度在10cm以上的半导体在室温下通常就会被视为是一个“简并半导体”（degeneratedsemiconductor）。重掺杂的半导体中，掺杂物和半导体原子的浓度比约是千分之一，而轻掺杂则可能会到十亿分之一的比例。在半导体制程中，掺杂浓度都会依照所制造出元件的需求量身打造，以合于使用者的需求。掺杂对半导体结构的影响　　掺杂之后的半导体能带会有所改变。依照掺杂物的不同，本质半导体的能隙之间会出现不同的能阶。施体原子会在靠近传导带的地方产生一个新的能阶，而受体原子则是在靠近价带的地方产生新的能阶。假设掺杂硼原子进入硅，则因为硼的能阶到硅的价带之间仅有0.045电子伏特，远小于硅本身的能隙1.12电子伏特，所以在室温下就可以使掺杂到硅里的硼原子完全解离化（ionize）。　　掺杂物对于能带结构的另一个重大影响是改变了费米能阶的位置。在热平衡的状态下费米能阶依然会保持定值，这个特性会引出很多其他有用的电特性。举例来说，一个p-n接面（p-njunction）的能带会弯折，起因是原本p型半导体和n型半导体的费米能阶位置各不相同，但是形成p-n接面后其费米能阶必须保持在同样的高度，造成无论是p型或是n型半导体的传导带或价带都会被弯曲以配合接面处的能带差异。　　上述的效应可以用能带图（banddiagram）来解释，。在能带图里横轴代表位置，纵轴则是能量。图中也有费米能阶，半导体的本质费米能阶（intrinsicFermilevel）通常以Ei来表示。在解释半导体元件的行为时，能带图是非常有用的工具。半导体材料的制造　　为了满足量产上的需求，半导体的电性必须是可预测并且稳定的，因此包括掺杂物的纯度以及半导体晶格结构的品质都必须严格要求。常见的品质问题包括晶格的错位（dislocation）、双晶面（twins），或是堆栈错误（stackingfault）都会影响半导体材料的特性。对于一个半导体元件而言，材料晶格的缺陷通常是影响元件性能的主因。　　目前用来成长高纯度单晶半导体材料最常见的方法称为裘可拉斯基制程（Czochralski132 process）。这种制程将一个单晶的晶种（seed）放入溶解的同材质液体中，再以旋转的方式缓缓向上拉起。在晶种被拉起时，溶质将会沿着固体和液体的接口固化，而旋转则可让溶质的温度均匀。半导体历史　　半导体的发现实际上可以追溯到很久以前，　　1833年，英国巴拉迪最先发现硫化银的电阻随着温度的变化情况不同于一般金属，一般情况下，金属的电阻随温度升高而增加，但巴拉迪发现硫化银材料的电阻是随着温度的上升而降低。这是半导体现象的首次发现。　　不久，1839年法国的贝克莱尔发现半导体和电解质接触形成的结，在光照下会产生一个电压，这就是后来人们熟知的光生伏特效应，这是被发现的半导体的第二个特征。　　在1874年，德国的布劳恩观察到某些硫化物的电导与所加电场的方向有关，即它的导电有方向性，在它两端加一个正向电压，它是导通的；如果把电压极性反过来，它就不导电，这就是半导体的整流效应，也是半导体所特有的第三种特性。同年，舒斯特又发现了铜与氧化铜的整流效应。　　1873年，英国的史密斯发现硒晶体材料在光照下电导增加的光电导效应，这是半导体又一个特有的性质。半导体的这四个效应，(jianxia霍尔效应的余绩──四个伴生效应的发现)虽在1880年以前就先后被发现了，但半导体这个名词大概到1911年才被考尼白格和维斯首次使用。而总结出半导体的这四个特性一直到1947年12月才由贝尔实验室完成。　　很多人会疑问，为什么半导体被认可需要这么多年呢？主要原因是当时的材料不纯。没有好的材料，很多与材料相关的问题就难以说清楚。如果感兴趣可以读一下RobertW.Cahn的ThecomingofMaterialsScience中关于半导体的一些说明。　　半导体于室温时电导率约在10ˉ10～10000/Ω·cm之间，纯净的半导体温度升高时电导率按指数上升。半导体材料有很多种，按化学成分可分为元素半导体和化合物半导体两大类。除上述晶态半导体外，还有非晶态的有机物半导体等和本征半导体。半导体应用　　最早的实用“半导体”是「电晶体（Transistor）/二极体（Diode）」。　　一、在无?电收音机（[adio[┘?电视机（Television）中，作为“[逗欧糯笃鱗/[髌鱗庇谩?　　二、近来发展「[裟躘╗olarPower[梗灿迷凇竅獾绯豙⊿olarCell）」中。　　三、半导体可以用来测量温度，测温范围可以达到生产、生活、医疗卫生、科研教学等应用的70%的领域，有较高的准确度和稳定性，分辨率可达0.1℃，甚至达到0.01℃也不是不可能，线性度0.2%，测温范围-100~+300℃，是性价比极高的一种测温元件。编辑本段半导体行业的发展　　世界[氲继逍幸礫尥贩追椎焦谕蹲剩霭氲继逍幸悼焖俜⒄梗庖惨蟛牧弦狄习氲继逍幸捣⒄沟牟椒ァ？梢运担谐》⒄刮氲继逯С挪牧弦荡辞八从械姆⒄够觥?divclass="bpctrl">编辑本段各国半导体命名方法中国半导体器件型号命名方法　　半导体器件型号由五部分（场效应器件、半导体特殊器件、复合管、PIN型管、激光器件的型号命名只有第三、四、五部分）组成。五个部分意义如下：　　第一部分：用数字表示半导体器件有效电极数目。2-二极管、3-三极管132 　　第二部分：用汉语拼音字母表示半导体器件的材料和极性。表示二极管时：A-N型锗材料、B-P型锗材料、C-N型硅材料、D-P型硅材料。表示三极管时：A-PNP型锗材料、B-NPN型锗材料、C-PNP型硅材料、D-NPN型硅材料。　　第三部分：用汉语拼音字母表示半导体器件的内型。P-普通管、V-微波管、W-稳压管、C-参量管、Z-整流管、L-整流堆、S-隧道管、N-阻尼管、U-光电器件、K-开关管、X-低频小功率管(F<3MHz,Pc<1W)、G-高频小功率管（f>3MHz,Pc<1W)、D-低频大功率管（f<3MHz,Pc>1W)、A-高频大功率管（f>3MHz,Pc>1W)、T-半导体晶闸管（可控整流器）、Y-体效应器件、B-雪崩管、J-阶跃恢复管、CS-场效应管、BT-半导体特殊器件、FH-复合管、PIN-PIN型管、JG-激光器件。　　第四部分：用数字表示序号　　第五部分：用汉语拼音字母表示规格号　　例如：3DG18表示NPN型硅材料高频三极管日本半导体分立器件型号命名方法　　日本生产的半导体分立器件，由五至七部分组成。通常只用到前五个部分，其各部分的符号意义如下：　　第一部分：用数字表示器件有效电极数目或类型。0-光电（即光敏）二极管三极管及上述器件的组合管、1-二极管、2三极或具有两个pn结的其他器件、3-具有四个有效电极或具有三个pn结的其他器件、┄┄依此类推。　　第二部分：日本电子工业协会JEIA注册标志。S-表示已在日本电子工业协会JEIA注册登记的半导体分立器件。　　第三部分：用字母表示器件使用材料极性和类型。A-PNP型高频管、B-PNP型低频管、C-NPN型高频管、D-NPN型低频管、F-P控制极可控硅、G-N控制极可控硅、H-N基极单结晶体管、J-P沟道场效应管、K-N沟道场效应管、M-双向可控硅。　　第四部分：用数字表示在日本电子工业协会JEIA登记的顺序号。两位以上的整数-从“11”开始，表示在日本电子工业协会JEIA登记的顺序号；不同公司的性能相同的器件可以使用同一顺序号；数字越大，越是近期产品。　　第五部分：用字母表示同一型号的改进型产品标志。A、B、C、D、E、F表示这一器件是原型号产品的改进产品。美国半导体分立器件型号命名方法　　美国晶体管或其他半导体器件的命名法较混乱。美国电子工业协会半导体分立器件命名方法如下：　　第一部分：用符号表示器件用途的类型。JAN-军级、JANTX-特军级、JANTXV-超特军级、JANS-宇航级、（无）-非军用品。　　第二部分：用数字表示pn结数目。1-二极管、2=三极管、3-三个pn结器件、n-n个pn结器件。　　第三部分：美国电子工业协会（EIA）注册标志。N-该器件已在美国电子工业协会（EIA）注册登记。　　第四部分：美国电子工业协会登记顺序号。多位数字-该器件在美国电子工业协会登记的顺序号。　　第五部分：用字母表示器件分档。A、B、C、D、┄┄-同一型号器件的不同档别。如：JAN2N3251A表示PNP硅高频小功率开关三极管，JAN-军级、2-三极管、N-EIA注册标志、3251-EIA登记顺序号、A-2N3251A档。国际电子联合会半导体型号命名方法　　德国、法国、意大利、荷兰、比利时等欧洲国家以及匈牙利、罗马尼亚、南斯拉夫、波兰等东欧国家，大都采用国际电子联合会半导体分立器件型号命名方法。这种命名方法由四个基本部分组成，各部分的符号及意义如下：132 　　第一部分：用字母表示器件使用的材料。A-器件使用材料的禁带宽度Eg=0.6~1.0eV如锗、B-器件使用材料的Eg=1.0~1.3eV如硅、C-器件使用材料的Eg>1.3eV如砷化镓、D-器件使用材料的Eg<0.6eV如锑化铟、E-器件使用复合材料及光电池使用的材料　　第二部分：用字母表示器件的类型及主要特征。A-检波开关混频二极管、B-变容二极管、C-低频小功率三极管、D-低频大功率三极管、E-隧道二极管、F-高频小功率三极管、G-复合器件及其他器件、H-磁敏二极管、K-开放磁路中的霍尔元件、L-高频大功率三极管、M-封闭磁路中的霍尔元件、P-光敏器件、Q-发光器件、R-小功率晶闸管、S-小功率开关管、T-大功率晶闸管、U-大功率开关管、X-倍增二极管、Y-整流二极管、Z-稳压二极管。　　第三部分：用数字或字母加数字表示登记号。三位数字-代表通用半导体器件的登记序号、一个字母加二位数字-表示专用半导体器件的登记序号。　　第四部分：用字母对同一类型号器件进行分档。A、B、C、D、E┄┄-表示同一型号的器件按某一参数进行分档的标志。　　除四个基本部分外，有时还加后缀，以区别特性或进一步分类。常见后缀如下：　　1、稳压二极管型号的后缀。其后缀的第一部分是一个字母，表示稳定电压值的容许误差范围，字母A、B、C、D、E分别表示容许误差为±1%、±2%、±5%、±10%、±15%；其后缀第二部分是数字，表示标称稳定电压的整数数值；后缀的第三部分是字母V，代表小数点，字母V之后的数字为稳压管标称稳定电压的小数值。　　2、整流二极管后缀是数字，表示器件的最大反向峰值耐压值，单位是伏特。　　3、晶闸管型号的后缀也是数字，通常标出最大反向峰值耐压值和最大反向关断电压中数值较小的那个电压值。　　如：BDX51-表示NPN硅低频大功率三极管，AF239S-表示PNP锗高频小功率三极管。　　五、欧洲早期半导体分立器件型号命名法欧洲有些国家命名方法　　第一部分：O-表示半导体器件　　第二部分：A-二极管、C-三极管、AP-光电二极管、CP-光电三极管、AZ-稳压管、RP-光电器件。　　第三部分：多位数字-表示器件的登记序号。　　第四部分：A、B、C┄┄-表示同一型号器件的变型产品。[2]型号命名方法　　半导体一、中国半导体器件型号命名方法　　半导体器件型号由五部分（场效应器件、半导体特殊器件、复合管、半导体PIN型管、激光器件的型号命名只有第三、四、五部分）组成。五个部分意义如下：　　第一部分：用数字表示半导体器件有效电极数目。2-[躘?-[躘132 　　第二部分：用汉语拼音字母表示半导体器件的材料和极性。表示二极管时：A-N型锗材料、B-P型锗材料、C-N型硅材料、D-P型硅材料。表示三极管时：A-PNP型锗材料、B-NPN型锗材料、C-PNP型硅材料、D-NPN型硅材料。　　第三部分：用汉语拼音字母表示半导体器件的内型。P-普通管、V-微波管、W-稳压管、C-参量管、Z-整流管、L-整流堆、S-隧道管、N-阻尼管、U-光电器件、K-开关管、X-低频小功率管(F3MHz,Pc1W)、A-高频大功率管（f>3MHz,Pc>1W)、T-半导体晶闸管（可控整流器）、Y-体效应器件、B-雪崩管、J-阶跃恢复管、CS-场效应管、BT-半导体特殊器件、FH-复合管、PIN-PIN型管、JG-激光器件。　　第四部分：用数字表示序号　　第五部分：用汉语拼音字母表示规格号　　例如：3DG18表示NPN型硅材料高频三极管日本半导体分立器件型号命名方法　　日本生产的半导体分立器件，由五至七部分组成。通常只用到前五个部分，其各部分的符号意义如下：　　第一部分：用数字表示器件有效电极数目或类型。0-光电（即光敏）二极管三极管及上述器件的组合管、1-二极管、2三极或具有两个pn结的其他器件、3-具有四个有效电极或具有三个pn结的其他器件、┄┄依此类推。　　第二部分：日本电子工业协会JEIA注册标志。S-表示已在日本电子工业协会JEIA注册登记的半导体分立器件。　　第三部分：用字母表示器件使用材料极性和类型。A-PNP型高频管、B-PNP型低频管、C-NPN型高频管、D-NPN型低频管、F-P控制极可控硅、G-N控制极可控硅、H-N基极单结晶体管、J-P沟道场效应管、K-N沟道场效应管、M-双向可控硅。　　第四部分：用数字表示在日本电子工业协会JEIA登记的顺序号。两位以上的整数-从“11”开始，表示在日本电子工业协会JEIA登记的顺序号；不同公司的性能相同的器件可以使用同一顺序号；数字越大，越是近期产品。　　第五部分：用字母表示同一型号的改进型产品标志。A、B、C、D、E、F表示这一器件是原型号产品的改进产品。美国半导体分立器件型号命名方法　　美国晶体管或其他半导体器件的命名法较混乱。美国电子工业协会半导体分立器件命名方法如下：　　第一部分：用符号表示器件用途的类型。JAN-军级、JANTX-特军级、JANTXV-超特军级、JANS-宇航级、（无）-非军用品。　　第二部分：用数字表示pn结数目。1-二极管、2=三极管、3-三个pn结器件、n-n个pn结器件。　　第三部分：美国电子工业协会（EIA）注册标志。N-该器件已在美国电子工业协会（EIA）注册登记。　　第四部分：美国电子工业协会登记顺序号。多位数字-该器件在美国电子工业协会登记的顺序号。　　第五部分：用字母表示器件分档。A、B、C、D、┄┄-同一型号器件的不同档别。如：JAN2N3251A表示PNP硅高频小功率开关三极管，JAN-军级、2-三极管、N-EIA注册标志、3251-EIA登记顺序号、A-2N3251A档。国际电子联合会半导体器件型号命名方法　　德国、法国、意大利、荷兰、比利时等欧洲国家以及匈牙利、罗马尼亚、南斯拉夫、波兰等东欧国家，大都采用国际电子联合会半导体分立器件型号命名方法。这种命名方法由四个基本部分组成，各部分的符号及意义如下：132 　　第一部分：用字母表示器件使用的材料。A-器件使用材料的禁带宽度Eg=0.6~1.0eV如锗、B-器件使用材料的Eg=1.0~1.3eV如硅、C-器件使用材料的Eg>1.3eV如砷化镓、D-器件使用材料的Eg<0.6eV如锑化铟、E-器件使用复合材料及光电池使用的材料　　第二部分：用字母表示器件的类型及主要特征。A-检波开关混频二极管、B-变容二极管、C-低频小功率三极管、D-低频大功率三极管、E-隧道二极管、F-高频小功率三极管、G-复合器件及其他器件、H-磁敏二极管、K-开放磁路中的霍尔元件、L-高频大功率三极管、M-封闭磁路中的霍尔元件、P-光敏器件、Q-发光器件、R-小功率晶闸管、S-小功率开关管、T-大功率晶闸管、U-大功率开关管、X-倍增二极管、Y-整流二极管、Z-稳压二极管。　　第三部分：用数字或字母加数字表示登记号。三位数字-代表通用半导体器件的登记序号、一个字母加二位数字-表示专用半导体器件的登记序号。　　第四部分：用字母对同一类型号器件进行分档。A、B、C、D、E┄┄-表示同一型号的器件按某一参数进行分档的标志。　　除四个基本部分外，有时还加后缀，以区别特性或进一步分类。常见后缀如下：　　1、稳压二极管型号的后缀。其后缀的第一部分是一个字母，表示稳定电压值的容许误差范围，字母A、B、C、D、E分别表示容许误差为±1%、±2%、±5%、±10%、±15%；其后缀第二部分是数字，表示标称稳定电压的整数数值；后缀的第三部分是字母V，代表小数点，字母V之后的数字为稳压管标称稳定电压的小数值。　　2、整流二极管后缀是数字，表示器件的最大反向峰值耐压值，单位是伏特。　　3、晶闸管型号的后缀也是数字，通常标出最大反向峰值耐压值和最大反向关断电压中数值较小的那个电压值。　　如：BDX51-表示NPN硅低频大功率三极管，AF239S-表示PNP锗高频小功率三极管。欧洲早期半导体分立器件型号命名法　　欧洲有些国家，如德国、荷兰采用如下命名方法。　　第一部分：O-表示半导体器件　　第二部分：A-二极管、C-三极管、AP-光电二极管、CP-光电三极管、AZ-稳压管、RP-光电器件。　　第三部分：多位数字-表示器件的登记序号。　　第四部分：A、B、C┄┄-表示同一型号器件的变型产品。　　俄罗斯半导体器件型号命名法由于使用少，在此不介绍。半导体的相关知识　　(1)什么叫半导体？　　导电性能介于导体与绝缘体之间的材料，叫做半导体．　　例如：锗、硅、砷化镓等．　　半导体在科学技术，工农业生产和生活中有着广泛的应用．（例如：电视、半导体收音机、电子计算机等）这是什么原因呢？下面介绍它所具有的特殊的电学性能．　　(2)半导体的一些电学特性　　①[姑粜訹河械陌氲继逶谑艿窖沽蟮缱璺⑸洗蟮谋浠?　　用途：制成压敏元件，接入电路，测出电流变化，以确定压力的变化．　　②[让粜訹河械陌氲继逶谑苋群蟮缱杷嫖露壬叨杆偌跣。?　　用途：制成热敏电阻，用来测量很小范围内的温度变化．　　按图9连好电路，不要给学生画出电路图，告诉学生电路中的D中有半导体锗，让学生观察常温下电流表的示数（示数很小），再用手捏住D，或用点燃的火柴接近D，观察此时电流表示数（示数明显增大）．　　比较前后两次电流表示数，说明半导体的电阻随温度升高而减小．132 　　③[饷粜訹械陌氲继逶诠庹障碌缱璐笪跣。?　　用途：制成光敏电阻，用于对光照反映灵敏的自动控制设备中．　　先做实验，电路图见图10．用四节干电池串联作电源．图中三极管用玻璃外壳的三极管（例如3AX81），把外壳上的漆刮去，将三极管的发射极e、集电极c连入电路中．　　在没有光照时，观察电流表的示数（示数很小），再用手电筒光照到管内锗片（PN结上），观察电流表的示数变化（示数明显变大）．　　比较前后两次电流表示数，说明半导体受到光照后电阻将大大减小．半导体的英文及解释　　Semiconductor　　Asemiconductorisamaterialwithanelectricalconductivitythatisintermediatebetweenthatofaninsulatorandaconductor.Asemiconductorbehavesasaninsulatoratverylowtemperature,andhasanappreciableelectricalconductivityatroomtemperaturealthoughmuchlowerconductivitythanaconductor.Commonlyusedsemiconductingmaterialsaresilicon,germanium,andgalliumarsenide.半导体在照明中的地位半导体照明的巨大诱惑已经让不少国家对未来照明领域充满乐观，世界各国政府纷纷付诸实践。美国能源部门预测，到2010年，美国将有55％的白炽灯和荧光灯被半导体照明替代，到时每年可节电350亿美元。美国已经启动了国家半导体照明计划，欧盟启动了彩虹计划，日本启动了21世纪光计划。日本政府明确提出，2006年就要用半导体照明大规模替代传统白炽灯。中国是世界上最大的照明灯具制造国，拥有巨大的照明工业和照明市场。同时，中国又攻克了大功率发光芯片的技术难关，半导体照明的产业意义与价值不可估量。由科技部和十几个地方政府共同实施的国家半导体照明工程项目也已启动。2003年6月，我国成立“国家半导体照明工程领导小组”，以中科院半导体所和物理所、北京大学、清华大学等科研院所为代表，积极介入第三代半导体材料领域的研发，将技术成果进行转化。自20世纪60年代末由中科院长春物理所研制成功ＬＥＤ（半导体发光二极管）始，至2004年，我国已有ＬＥＤ各类企业约3500余家，从业人员50余万人，年产相关器件达400亿只以上，市场规模已超过人民币300亿元。目前已经初步形成从外延片生产、芯片制备、器件封装集成应用等比较完整的产业链，全国从事半导体发光二极管器件及照明系统生产规模以上的企业有400多家。中国在显示屏、交通信号等领域已有大量的中低档ＬＥＤ产品在市场销售，并形成一定的应用开发技术和自主知识产权。在政策上，今年5月召开的中国绿色照明国际会议暨第六届国际高效照明会议明确提出，“十一五”期间，国家发展和改革委员会将重点在公用设施、宾馆、商厦、写字楼、体育场馆、居民住宅中推广高效节电照明系统。国家还将严格照明产品市场准入，达不到强制性能效标准的产品不得生产销售，达不到建筑照明节能标准的建筑不得开工建设。国家将建立激励机制，加快高效照明产品推广应用，研究提出鼓励高效照明产品生产、使用的财政税收政策。科学家们预测，尽管半导体照明取代节能灯，走进中国千家万户可能还需要几年甚至更长时间，大到景观照明、户外大屏幕，小到玩具、手电筒、圣诞灯，人们有理由相信，ＬＥＤ将会照亮每个人的居室，从而改变我们的生活。2.二极管　二极管最重要的特性就是单方向导电性。在电路中，电流只能从二极管的正极流入，负极流出。正向特性132 　　只有当正向电压达到某一数值（这一数值称为“门坎电压”，又称“死区电压”，锗管约为0.1V，硅管约为0.5V）以后，二极管才能直正导通。导通后二极管两端的电压基本上保持不变（锗管约为0.3V，硅管约为0.7V），称为二极管的“正向压降”。六.海信1.电阻色环对于用色环来表示的电阻，分为四色环和五色环两种表示法。四色环表示法规则如下表：颜色无银金黑棕红橙黄绿蓝紫灰白第一位有效值　　　0123456789第二位有效值　　　0123456789第三位倍            乘　10-210-1100101102103104105106107108109第四位误差/%±20±10±5　　　　　　　　　　四色环电阻的阻值快速识别步骤：第一步当我们拿到一个四色环电阻时，首先看它的第四道色环，第四道色环一般离其它三道色环的距离较远一些，容易找到，并且第四色环的颜色也只有金和银两种色，或者是没有第四道色环即无色。之所以要先看第四道色环不仅仅是因为它位置特殊和颜色简单容易识别而已，而是因为它将决定第一道和第二道色环的颜色，这个重要的特征由标称值系列来决定的。标称值系列误差/%电阻器标称值/ΩE24±51.01.11.21.31.51.61.82.02.22.42.73.03.33.63.94.34.75.15.66.26.87.58.29.1E12±101.01.21.51.82.22.73.33.94.75.66.88.2E6±201.01.52.23.34.76.8标称值系列有E24、E12和E6三种，它们的误差分别是±5/%、±10/%、±20/%，而在四色环电阻中刚好用金银无这三种色来分别代表这三个系列的误差，也就是第四道色环如果是金色的话，那么电阻器标称值就只有24个数值，如果是银色的话就只有12个数值，如果是无色的话就只有6个数值，第二步132 看完第四道色环后接着是先看第三道色环，第三道色环是快速读出阻值的关键一环，大家都知道第三环是倍乘，如果只是读出倍乘的话那将影响整个阻值读取过程，我们应该将倍乘直接读成阻值的单位，再加上第一二道色环的数值就是正确的结果颜色倍乘数值范围单位金10-11.0-9.1Ω几点几欧黑10010-91Ω几十几欧棕101100-910Ω几百几十欧红1021.0-9.1KΩ几点几千欧橙10310-91KΩ几十几千欧黄104100-910KΩ几百几十千欧绿1051.0-9.1MΩ几点几兆欧蓝10610-91MΩ几十几兆欧紫107100-910MΩ几百几十兆欧以上是第三道色环比较常用的颜色，而灰和白这两种色因为倍乘太大一般不会用，银这种色太小也不会常用，而无这种色因为没有相对应倍乘，所以这第三道色环不可能是无色。第三步然后再看第一二道色环，第一二道色环代表的是有效值，第一道色环一般会紧靠在色环电阻的某一端，紧接着的是第二道色环和第三道色环，然后再隔较远的距离才是第四道色环，如何快速读出第一二道色环数值？请牢记下面这句口诀：棕一红二橙三黄四绿五蓝六紫七灰八白九黑零第四步检查最后读出的阻值是否正确①根据第四道色环的颜色所对应的标称系列来检查第一二道色环是由棕红橙黄绿蓝紫灰白黑这种颜色每两种色组合而成，按道理可以配成1024种组合，但是我们在第一步时先看了第四道色环，因为E6和E12系列的阻值都是E24系列里重复的，不管第四道是金银无这三种颜色的任一种颜色，它们总共只有24个对应阻值，也就是说第一二道色环的颜色组合也只有24种，比如说第一二道色环若分别为棕和黑，那么第四道色环可以是金银无三种颜色的任一种，因为三个标称值系列都有1.0对应阻值棕和棕，那么第四道色环只能是金色了，因为只有E24标称值系列才有1.1对应阻值棕和红，那么第四道色环是金或银了，因为E24和E12标称值系列都有1.2对应阻值棕和黄，那么你可能是眼花没看清楚，因为三个标称值系列中都没有1.4对应阻值，这时你应该再仔细看一遍。②132 根据第三道色环的颜色所对应的倍乘来检查因为这第三道色环的倍乘，色环电阻的阻值就好像是科学计数法，所以第一道色环不可能是黑色，这里面的原因我们来举例说明，假如某个四色环电阻的色环排列是黑红黄金，这样读出来的阻值便是20KΩ，那么红黑橙金呢，读出来的阻值也是20KΩ，用科学计数法来表示黑红黄金是02×104,而红黑橙金表示是20×103,显然前面个数是不科学的，因为第一个零是无意义的，这样在做色环电阻时就会注意到，如果第一个色环是黑色的话那就会修改第三道色环的颜色来修改倍乘，从而保证了第一道色环不会是黑色。③根据电子产品或电子电路的性质来分析这个电阻的阻值读数是否合理正确。但是说实在的，现在的电阻产品，你要区分色环距离的大小的确很困难，哪一环是第一环，往往凭借经验来识别；对四色环而言，还有一点可以借鉴，那就是：四色环电阻的第四环，不是金色，就是银色，而不会是其它颜色（这一点在五色环中不适用）；这样你就可以知道那一环该是第一环了。     请看下面例子：红紫棕  金271个0  5％　第一环：红——代表2第二环：紫——代表7第三环：棕——代表1，但是第三环的“1”并不是“有效数字”，而是表示在前面两个有效数字后面添加“零”的个数。由此看来，这个电阻的阻值应该是270，单位是什么？在色环电阻中，一律默认为“欧姆”（电阻的基本单位，符号是Ω）。     上述电阻的阻值是：270Ω    那么，第四环又是什么意思？第四环表示电阻的“精度”，也就是阻值的误差。金色代表误差±5％，银色代表误差±10％。对270Ω而言，±5％的误差，意味着这个电阻实际最小的阻值是270*（1－0.05）＝265.5Ω；最大不会超过270*（1＋0.05）＝283.5Ω。在识别四色环电阻时，有两个情况要特别注意：1、当第三环是黑色的时候，这个黑环代表0的个数，几个0？是0个“0”，也就是“没有0”，不添加“0”。如：红红黑　金220个0　±5％　阻值是：22Ω而绝不是220Ω！2、金色和银色也会出现在第三环中：前面我们已经提到，第四环是表示误差的色环,用金、银两种颜色分别表示不同的精度；而第三环表示“添加零的个数”，那么当第三环出现金色或银色的时候，又怎么理解“添加零的个数”呢？你就这样记住吧：第三环——金色：把小数点向前移动1位；第三环——银色：把小数点向前移动2位。举两个例子：1、色环排列：橙灰金金132 阻值是3.9Ω2、色环排列：绿黄银金阻值是：0.54Ω因为这种电阻的阻值太小了，在一般电路中几乎不用，所以在电阻的系列产品中实际上是没有的。五色环表示法规则如下表：颜色无银金黑棕红橙黄绿蓝紫灰白第一位有效值　　　0123456789第二位有效值　　　0123456789第三位有效值　　　0123456789第四位倍            乘　10-210-1100101102103104105106107108109第五位误差/%±20±10±5　±1±2　　±0.5±0.25±0.1±0.05　五色环电阻与四色环电阻之间的不同之处有：前三色环是有效数值，第四色环是倍乘，第五色环是误差。五色环电阻的阻值快速识别步骤：①五色环电阻阻值识别步骤和四色环电阻识别的步骤是差不多的，依然是先看第五环（即最后一环），四色环电阻的最后一环只有金银无三种色，而五色环电阻的最后一环却有金银棕红绿蓝紫灰无九种色，这样使五色环的误差精度有所提高。②五色环电阻阻值识别第二步同四色环电阻识别一样，也是看第四环（即倒数第二环）倍乘，因为前面三位有效数值，所以五色环电阻的倍乘与四色环电阻的倍乘完会不同，不同之处主要表现在第四色环的倍乘比四色环电阻的第三色环倍乘的倍率大101颜色倍乘数值范围单位银10-11.00-9.10Ω几点几几欧金10010.0-91.0Ω几十几点几欧黑101100-910Ω几百几十几欧棕1021.00-9.10KΩ几点几几千欧红10310.0-91.0KΩ几十几点几千欧橙104100-910KΩ几百几十几千欧黄1051.00-9.10MΩ几点几几兆欧132 绿10610.0-91.0MΩ几十几点几兆欧蓝107100-910MΩ几百几十几兆欧③五色环电阻的前三色环有效值识别方法和四色环电阻完全相同，由于有三个有效值，使得五色环电阻精确度比四色环电阻明显提高，所以五色环电阻一般作精密电阻使用了。色环电阻的基本单位是欧姆，色环电容的基本单位是皮法，色环电感的基本单位是微亨。色环电阻顺序的识别方法色环电阻是应用于各种电子设备的最多的电阻类型，无论怎样安装，维修者都能方便的读出其阻值，便于检测和更换。但在实践中发现，有些色环电阻的排列顺序不甚分明，往往容易读错，在识别时，可运用如下技巧加以判断：    技巧1：先找标志误差的色环，从而排定色环顺序。最常用的表示电阻误差的颜色是：金、银、棕，尤其是金环和银环，一般绝少用做电阻色环的第一环，所以在电阻上只要有金环和银环，就可以基本认定这是色环电阻的最末一环。    技巧2：棕色环是否是误差标志的判别。棕色环既常用做误差环，又常作为有效数字环，且常常在第一环和最末一环中同时出现，使人很难识别谁是第一环。在实践中，可以按照色环之间的间隔加以判别：比如对于一个五道色环的电阻而言，第五环和第四环之间的间隔比第一环和第二环之间的间隔要宽一些，据此可判定色环的排列顺序。    技巧3：在仅靠色环间距还无法判定色环顺序的情况下，还可以利用电阻的生产序列值来加以判别。比如有一个电阻的色环读序是：棕、黑、黑、黄、棕，其值为：100×104Ω=1MΩ误差为1﹪，属于正常的电阻系列值，若是反顺序读：棕、黄、黑、黑、棕，其值为140×100Ω=140Ω，误差为1﹪。显然按照后一种排序所读出的电阻值，在电阻的生产系列中是没有的，故后一种色环顺序是不对的。色环电阻的阻值识别    碳质电阻和一些1/8瓦碳膜电阻的阻值和误差用色环表示。在电阻上有三道或者四道色环。靠近电阻端的是第一道色环，其余顺次是二、三、四道色环，如图1所示。第一道色环表示阻值的最大一位数字，第二道色环表示第二位数字，第三道色环表示阻值未应该有几个零。第四道色环表示阻值的误差。色环颜色所代表的数字或者意义见表1。色别第一色环最大一位数字第二色环第二位数字第三色环应乘的数第四色环误差棕1110　132 红22100　橙331000　黄4410000　绿55100000　蓝661000000　紫7710000000　灰88100000000　白991000000000　黑001　金　　0.1±5%银　　0.01±10%无色　　　±20%    比如有一个碳质电阻，它有四道色环，顺序是红、紫、黄、银。这个电阻的阻值就是270000欧，误差是±10%。双比如有一个碳质电阻，它有棕、绿、黑三道色环，它的阻值就是15欧，误差是±20%。    比如有一个碳质电阻，它有四道色环，顺序是红、紫、黄、银。这个电阻的阻值就是270000欧，误差是±10%。双比如有一个碳质电阻，它有棕、绿、黑三道色环，它的阻值就是15欧，误差是±20%。2.CRT阴极射线管　　CRT是一种使用阴极射线管(CathodeRayTube)的显示器，主要有五部分组成：电子枪(ElectronGun)，偏转线圈(Deflectioncoils)，荫罩(Shadowmask)，荧光粉层(Phosphor)及玻璃外壳。它曾是应用最广泛的显示器之一，CRT纯平显示器具有可视角度大、无坏点、色彩还原度高、色度均匀、可调节的多分辨率模式、响应时间极短等LCD显示器难以超越的优点，而且现在的CRT显示器价格要比LCD显示器便宜不少。132 　　CRT的工作原理：CRT(阴极射线管)显示器的核心部件是CRT显像管，其工作原理和我们家中电视机的显像管基本一样，我们可以把它看作是一个图像更加精细的电视机。经典的CRT显像管使用电子枪发射高速电子，经过垂直和水平的偏转线圈控制高速电子的偏转角度，最后高速电子击打屏幕上的磷光物质使其发光，通过电压来调节电子束的功率，就会在屏幕上形成明暗不同的光点形成各种图案和文字。这种技术最早是1897年由德国人布朗发明。　　彩色显像管屏幕上的每一个像素点都由红、绿、蓝三种涂料组合而成，由三束电子束分别激活这三种颜色的磷光涂料，以不同强度的电子束调节三种颜色的明暗程度就可得到所需的颜色,这非常类似于绘画时的调色过程。倘若电子束瞄准得不够精确，就可能会打到邻近的磷光涂层，这样就会产生不正确的颜色或轻微的重像，因此必须对电子束进行更加精确的控制。　　最经典的解决方法就是在显像管内侧，磷光涂料表面的前方加装荫罩(ShadowMask).这个荫罩只是一层凿有许多小洞的金属薄板(一般是使用一种热膨胀率很低的钢板)，只有正确瞄准的电子束才能穿过每个磷光涂层光点相对应的屏蔽孔，荫罩会拦下任何散乱的电子束以避免其打到错误的磷光涂层，这就是荫罩式显像管。　　相对的，有些公司开发荫栅式显像管，它不像以往把磷光材料分布为点状，而是以垂直线的方式进行涂布，并在磷光涂料的前方加上相当细的金属线用以取代荫罩，金属线用来阻绝散射的电子束,原理和荫罩相同，这就是所谓的荫栅式显像管。　　这荫罩和荫栅这两种技术都有其利弊得失，一般来说,荫罩式显像管的图像和文字较锐利，但亮度比较低一点；荫栅式显像管的较鲜艳，但在屏幕的1/3和2/3处有水平的阻尼线阴影(阻尼线是用来减少栅状荫罩震动的一条横向金属线)横过。　　现在市面上主流纯平CRT显示器所采用的是显像管主要包括LG”未来窗”，三星”丹娜管”，索尼”特丽珑”，三菱”钻石珑”，台湾”中华管”和日立”锐利珑”等。各个厂商的纯平显像管在技术上均有其独到之处，在性能上也是各有特色。　1、避免CRT显示器工作在灰尘过多的地方　　由于CRT显示器内的高压（l0kV～30kV）极易吸引空气中的尘埃粒子，而它的沉积将会影响电子元器件的热量散发，使得电路板等元器件的温度上升，产生漏电而烧坏元件，灰尘也可能吸收水分，腐蚀显示器内部的电子线路等。因此，平时使用时应把显示器放置在干净清洁的环境中，如有可能还应该给显示器购买或做一个专用的防尘罩，每次用完后应及时用防尘罩罩上。　　2、注意避免电磁场对CRT显示器的干扰　　CRT显示器长期暴露在磁场中可能会磁化或损坏。散热风扇、日光灯、雷电、电冰箱、电风扇等耗电量较大的家用电器的周围或其它如非屏蔽的扬声器或电话都会产生磁场，显示器在这些器件产生的电磁里工作，时间久了，就可能出现偏色、显示混乱等现象。因此，平时使用时应把显示器放在离其它电磁场较远的地方，定期（如一个月等）使用显示器上的消磁按钮进行消磁，但注意千万不要一次反复地使用它，这样会损坏显示器。　　3、避免CRT显示器工作在温度较高的状态中　　CRT的显像管作为显示器的一大热源，在过高的环境温度下它的工作性能和使用寿命将会大打折扣，另外，CRT显示器其它元器件在高温的工作环境下也会加速老化的过程，因此，要尽量避免CRT显示器工作在温度较高的状态中，CRT显示器摆放的周围要留下足够的空间，来让它散热。在炎热的夏季，最好不要长时间使用显示器，条件允许时，最好把显示器放置在有空调的房间中，或用电风扇吹一吹。　　4、避免强光照射CRT显示器　　我们知道CRT显示器是依靠电子束打在荧光粉上显示图像的，因此，CRT显示器受阳光或强光照射，时间长了，容易加速显像管荧光粉的老化，降低发光效率。因此，最好不要将CRT把显示器摆放在日光照射较强的地方，或在光线必经的地方，挂块深色的布减轻它的光照强度。132 3.二极管的种类和测试项目肖特基整流稳压4.三极管的测试项目5、稳压二极管工作在什么区（反向击穿），环达电脑考过的6、三极管的工作区有哪些？作放大用时候，工作在哪个区？7、还有电容方面的，显像管的好几题，忘了！SaysthaboutyourhometownSaysthaboutyourmajorWhydoyouapplyforHisenseWhatdoyouknowaboutHisenseWhatdoyouthinkaboutMarketingSaysthaboutyourparttimeWhatdoyourfriendsthinkaboutyouHowdoyoudealwithrejections?Howdoyoudefine"sucessful"?132'