《数字电子技术(第二版)习题册》答案.doc 54页

'《数字电子技术（第二版）》习题册部分参考答案课题一认识数字电路任务一认识数制与数制转换一、填空题1．时间数值102．18153．11282554．75．96．16二、选择题1．C2．B3．C4．B5．C6．A7．D三、判断题1．√2．√3．×4．×5．√6．×7．√8．√9．×四、问答题1．答：数字电路中的信号为高电平或低电平两种状态，它正好与二进制的1和0相对应，因此，采用二进制更加方便和实用。2．答：十六进制具有数据读写方便，与二进制相互转换简单，较直观地表示位状态等优点。五、计算题1．（1）7（2）15（3）31（4）2132．（1）［1010］2（2）［10000］2（3）［10000000000］2（4）［10000000110］23．（1）［27］8（2）［35］8（3）［650］8（4）［3153］84．（1）［010111］2（2）［001101110］2（3）［010000000］2（4）［001110101101］25．（1）0FH（2）1FH（3）36H（4）0AE63H6．（1）00010110B（2）001010101110B（3）1011100011111100B（4）0011111111010101B任务二学习二进制数算术运算一、填空题1．加减乘除2．0+0=00+1=11+0=11+1=103．0－0=01－0=11－1=010－1=14．0×0=00×1=01×0=01×1=15．106．最高正负原码43 7．字节8．半字节9．字二、选择题1．C2．B3．C4．B5．B6.B7.C三、判断题1．√2．×3．×4．√四、问答题1．答：将二进制数0011移位至0110，是向左移动一位，应做乘2运算。2．答：将二进制数10100000移位至00010100，是向右移动三位，应做除以8运算。五、计算题1．（1）1）11012）1000110103）110000114）100010111（2）1）1011002）110011113）010000004）10111110（3）1）1101002）11110003）10000104）11100001（4）1）1112）01113）101004）100012．（1）+126（2）－47（3）－58（4）+127（5）+111（6）－63（7）+0（8）+1（9）－32768（10）－1（11）+32767（12）－32767任务三学习二进制代码一、填空题1．图形文字符号数码二2．一组二3．44．84215．24216．54217．38．10000019．110000110．011000011．0111001二、判断题1．×2．×3．√4．√5．√6．√7．×三、问答题1．答：8421BCD码是用四位二进制数为一组来表示一个十进制数。虽然在一组8421BCD码中，每位的进位也是二进制，但在组与组之间的进位，8421BCD码则是十进制。2．答：格雷码的特点是任意两个相邻码之间仅有一位数码不同（包括首尾码），即从一个编码转移到下一个相邻编码时，只有一位状态发生变化，利用这一特点可以避免在转移过程中出现错码，所以是一种可靠性较高的代码。四、计算题43 1．（1）19（2）36（3）57（4）6892．（1）［00010000000］8421（2）［000100101000］8421（3）［0001000000100100］8421（4）［0010000100000000］84213．（1）［1011］5421（2）［00010000］5421（3）［000100000000］5421（4）［000100101011］54214．（1）［1011］余3码（2）［01000011］余3码（3）［010000110011］余3码（4）［010001011011］余3码任务四认识基本逻辑关系并测试逻辑门一、填空题1．与2．或3．非4．逻辑符号逻辑真值表逻辑波形图逻辑函数式5．电源接地6．与或非异或与非或非二、选择题1．D2．A3．D4．A5．B、C6．A、D三、判断题1．√2．×3．√4．√5．×6．×7．×8．√四、计算题1．Y=ABC2．Y=A+B+C3.Y=（A+B）C=AC+BC五、绘图题1．2．43 3．任务五测试TTL集成门电路一、填空题1．TTLCMOS2．体积小质量轻速度快功耗低可靠性高3．高电平低电平高阻态4．标准低功耗肖特基5．负载电阻驱动电压6．截止转折饱和二、选择题1．D2．A3．C4．A5．D6．B7．B8．B9．C三、判断题1．√2．√3．×4．√5．√6．×7．×8．√9．√10．√11．√12．√13．√四、问答题1．答：集电极开路门（OC门）是指输出晶体管的集电极上无负载电阻，也没有连接电源。OC门在逻辑功能上可以实现线与，即两个以上的OC门的输出端可以直接连接（通过负载电阻接电源），当某一个输出端为低电平时，公共输出端Y为低电平，即实现“线与”逻辑功能。2．答：绝大多数集成电路的右下角为接地脚GND，左上角为正电源脚。选用万用表R×1K量程，将万用表黑表笔接GND，红表笔依次接其他管脚，测试出各管脚的正向电阻值；再将万用表红表笔接GND，黑表笔依次接其他管脚，测试出各管脚的反向电阻值；并将所测电阻值与参考阻值对比即可。任务六测试CMOS集成门电路一、填空题1．PMOSNMOS43 2．高低小简单集成3．3～18V二、判断题1．√2．√3．√4．×5．√6．√三、问答题1.答：因为CMOS器件用一层极薄的二氧化硅材料作为电极的绝缘层，输入电阻非常大，使得栅极上的感应电荷不易泄漏，栅极只要有少量的电荷，便可产生较高的电压，绝缘层易被击穿而损坏。所以CMOS集成电路容易受静电影响而损坏。2．答：不使用的CMOS器件要将电极短路存放，CMOS器件应插在导电泡沫橡胶上或用锡箔纸包好。3．答：在未加电源电压的情况下，不允许在CMOS集成电路输入端接入信号。开机时，应先加电源电压；关机时，应先关掉输入信号，再切断电源。CMOS集成电路输出端不允许与UDD或USS直接短接。任务七测试集成门电路的逻辑功能一、填空题1．R×1k挡2．5.0极性3．左4．带电5．断电二、问答题1．答：TTL电路的高电平输出电流IOH远远小于低电平输出电流IOL，因此，当负载要求提供较大电流时，应当用TTL电路的低电平去驱动负载。2．答：CMOS电路的高电平输出电流IOH和低电平输出电流IOL通常是相等的，因此CMOS电路的高、低电平都可以去驱动负载。3．答：CMOS电路的高电平值往往高于TTL电路的高电平值，因此用TTL电路去驱动CMOS电路时，必须将TTL的输出电平升高。4．答：用CMOS电路去驱动TTL电路时，主要是提高CMOS电路的驱动电流。任务八化简逻辑函数一、填空题1．012．03．14．A5．16．A7．18．09．A10．A43 二、选择题1．B2．D3．A三、判断题1．×2．×3．×四、问答题1．答：因为逻辑函数式越简单与之对应的逻辑电路越容易建立，使用器件越少，可靠性越高。2．答：最简“与或”逻辑函数式的标准是：（1）乘积项的个数最少；（2）每个乘积项中的逻辑变量数最少。3．答：包含全部变量的乘积项称作逻辑函数的最小项。4．答：（1）处于同一行（列）或同一行（列）两端的两个相邻小方格，可圈为一组，同时消去一对不同的变量。（2）4个小方格组成一个大方块，或组成一行（列），或在相邻两行（列）的两端，或处于4个角，可以圈为一组，同时消去两对不同的变量。（3）8个小方格组成一个长方形，或处于两边的两行（列），可以圈为一组，同时消去三对不同的变量。五、证明题1．（1）A·A=A表1-4变量逻辑式左边逻辑式的右边AA·AA000111（2）A·=0表1-5变量运算过程逻辑式左边逻辑式的右边AA·001001000（3）A+=1表1-6变量运算过程逻辑式左边逻辑式的右边AA+101111011（4）A+1=143 表1-7变量逻辑式左边逻辑式的右边AA+11011111（5）A+A=A表1-8变量逻辑式左边逻辑式的右边AA+AA000111（6）A+AB=A表1-9变量运算过程逻辑式的左边逻辑式的右边ABABA+ABA00000010001001111111（7）A（A+B）=A表1-10变量运算过程逻辑式的左边逻辑式的右边ABA+BA（A+B）A00000011001011111111（8）A+B=A+B表1-11变量运算过程逻辑式的左边逻辑式的右边ABBA+BA+B00100001111110001111001143 （9）表1-12变量运算过程逻辑式的左边逻辑式的右边AB+001111011011100111110000（10）表1-13变量运算过程逻辑式的左边逻辑式的右边AB·0011110110001001001100002．（1）证明：左边==右边（2）证明：左边=A(1+B)+=A+AB+=A+B=右边（3）证明：左边=右边（4）证明：左边===右边（5）证明：左边===右边（6）证明：左边==右边（7）证明：左边==右边（8）证明：43 左边===右边（9）证明：左边===右边六、化简题1．（1）（2）=（3）（4）2．（1）（2）3．（1）（2）综合练习一一、识别题1．或门2．或非门3．与非门4．异或门5．非门6．与门7．或非门8．或门9．与门10．非门11．异或门12．与非门43 二、填空题1．10001110101110112．一三、判断题1.√2．×3．×4．×5．√6．√7．×8．√9．×四、证明题1．（1）表1-14变量逻辑式的左边运算过程逻辑式的右边ABC0001111100101100010010100110100010000110101001001100001011100000（2）表1-15变量逻辑式的左边运算过程逻辑式的右边ABC++0001111100111101010110110111100110010111101101011101001111100000（3）表1-16变量运算过程逻辑式的左边逻辑式的右边43 ABB000000111110100110112．（1）证明：左边==右边（2）证明：左边==右边（3）证明：五、化简题1．2．43 课题二组装与测试组合逻辑电路任务一分析和测试给定的组合逻辑电路一、填空题1．组合时序2．反馈记忆3．当时的输入状态4．编码译码选择加法比较5．由后向前逻辑函数式真值表真值表逻辑功能6．1偶奇二、证明题1．a）2．a）b）b）3．a）4．a）b）b）5．a）b）三、分析题1．（1）由逻辑电路可得其逻辑函数式为：（2）列出真值表（3）分析其逻辑功能：由真值表可得：相同出0，相异出1。异或门逻辑。2．（1）由逻辑电路可得其逻辑函数式为：（2）列出真值表（3）分析其逻辑功能：由真值表可得：相同出0，相异出1。异或门逻辑。3．（1）由逻辑电路可得其逻辑函数式为：（2）列出真值表（3）分析其逻辑功能：由真值表可得：相同出1，相异出0。同或门逻辑。43 4．（1）由逻辑电路可得其逻辑函数式为：（2）列出真值表（3）分析其逻辑功能：由真值表可得：当A，B，C输入变量中1的个数为多数时，输出变量为1，所以是3位多数通过表决电路。任务二设计和测试“四舍五入”逻辑电路一、填空题1．逻辑函数2．输入、输出真值表逻辑函数式逻辑电路图实际元器件二、设计题1．由题意可得其逻辑函数式为：Y=AB+BC+AC由此可得逻辑电路图为：2．由题意可得其逻辑函数式为：由此可得逻辑电路图为：3．由题意可得其逻辑函数式为：由此可得逻辑电路图为：43 任务三应用编码器、译码器组装十进制数码显示电路一、填空题1．8421BCD2．最高3．七4．阴阳二、选择题1．A2．B3．A4．D5．A6．A7．C8．D三、判断题1．√2．√3．×4．×5．√四、绘图题1．见教材第73页图2—10a。2．见教材第74页图2—12a。3．见教材第82页图2—19a。43 五、设计题1．Y=∑m(5,6,7,8,9)2．Y=∑m(1,3,5,7)3．Y=∑m(3,5,6,7)任务四应用数据选择器组装三地开关控制电路一、填空题1．多一2．8两二、选择题1．D2．B3．D三、判断题1．×2.√四、设计题1．Y(A,B,C)=∑m(0,1,3,6)2．Y=∑m(0,2,4,6,)43 3．8421BCDABCDY=D00000D0=11000120010D1=13001140100D2=15010160110D3=17011181000D4=1910011010D5=010111100D6=011011110D7=01111任务五应用加法器组装BCD码转余3码电路一、填空题1．半加两两2．全加三两43 二、判断题1．√2．√3．√4．×5．×6．√三、计算题解：表2-1加数A110110110001101000011100加数B101001100010101101100111低位进位CI0101101和S100000010100011001110100高位进位CO4110101任务六应用数值比较器组装工件规格识别电路一、填空题＞＝＜＞＜＜二、选择题1．A2．C3．A4．B三、设计题43 综合练习二一、选择题1．B2．C3．D4．A二、问答题1．答：编码器的功能是将特定信息转换为一组二进制代码。例如，十进制编码器是将输入信号转换为8421BCD码。2．答：译码器的功能是将代码转换为特定信息。例如，CD4511将输入信号8421BCD码译为七段字形显示码，并驱动数码管显示相应字形。3．答：数据选择器的功能是在一组信号（又称地址码）的控制下，从多路输入信号中选择某一路信号输出。4．答：加法器的功能是完成两数之间的数值相加运算。5．答：数值比较器的功能是对两个数A，B进行比较，判断两个数A和B属于A＞B，A＝B或A＜B中的哪种情况。三、分析题1．由逻辑电路图可得其逻辑表达式为：真值表为：ABCY00000011010101111001101111011110由真值表可知，逻辑功能为输入不一致为1，否则为0。2．由逻辑电路图可得其逻辑表达式为：3．密码ABCD=01014．图2-24所示电路由4个与非门构成。当M=1时，当M=0时，5．图2-25所示电路由4个同或门构成。当M=1时，当M=0时，四、设计题1．由题意可得其逻辑函数式为：43 由此可得逻辑电路图为：2．由题意可得其逻辑函数式为：3．5421BCDABCDY=D00000D0=11000120010D1=13001140100D2=01010110D3=0011151000D4=16100171010D5=143 8101191100D6=11011110D7=011114．5．6．43 43 课题三触发器的应用任务一应用RS触发器制作手动脉冲信号发生器一、填空题1．记忆2．与非3．反馈4．真值特性状态转换波形二、选择题1．C2．B3．B4．A5．D三、判断题1．√2．√3．√4．√5．√四、绘图题1．RS触发器电路图和逻辑符号如图所示：图3-1习题1表3-1Qn+1功能00*不定态，应避免出现010置0101置111Qn保持（记忆）状态2．图3-2五、分析题1．保持原状态不变2．输出高电平3．输出低电平4．输出状态不定43 任务二学习和测试JK触发器一、填空题1．保持置0置1翻转2．上升沿下降沿3．空翻4．直接电平CP电平脉冲边沿二、选择题1．B2．C3．A4．D三、判断题1．×2．×3．√四、绘图题1．2．任务三应用D触发器组装4人抢答器一、判断题1．×2．√3．√4．√二、绘图题1．2．三、分析题43 1．答：主持人按下复位按钮时：Q输出低电平，LED灭，重新开始抢答。2．答：4号选手抢先按下按钮：则输入信号4D为高电平，或门电路输出也为高电平，该信号的上升沿接入时钟脉冲CP端，所以4Q输出高电平，相应的LED亮。只要4D保持电平不变，CP端始终为高电平，即CP端被封锁，其他选手按下按钮的动作无效。任务四触发器功能转换一、填空题1．功能转换2．特性方程3．RSJKDTT′4．J、K保持翻转5．T翻转6．SR二、选择题1．C2．A3．D三、绘图题1．该电路构成T′触发器。2．该电路构成T触发器。3．该电路由D触发器转换为T′触发器。4．该电路由JK触发器转换为D触发器。综合练习三一、填空题1．（约束条件）43 2．3．4．5．6．保持、输出=输入7．保持、置0、置1、翻转8．保持、翻转9．翻转10．下降、上升11．不定12．高、低、上升、下降13．0、1、高二、选择题1．C2．C3．D三、判断题1．√2．√3．√*四、设计题RSQnQn+1000000110101011110001010110×111×解：电路图为：逻辑符号为：真值表如图所示：特性方程为：约束条件为：SR=0（表示不能施加S=R=1的输入）43 课题四组装与测试时序逻辑电路任务一分析和测试给定的时序逻辑电路一、填空题1．组合触发器2．输入原来的3．触发计数数据寄存移位寄存4．时钟脉冲同步异步5．状态转换表状态转换图时序图6．输入时钟脉冲7．模8．39．状态编码去向输出二、判断题1．√2．×3．√4．×三、分析题1．电路方程为：2．电路状态转换表为：CP1↓0000012↓0010103↓0100114↓0111005↓1001016↓1011107↓1101118↓1110003．状态转换图为：43 4．异38二加任务二组装与测试集成二进制加法计数器一、填空题1．加减加/减可逆2．二十N3．同步异步4．同步异步5．同步异步6．4二异步同步数据加法7．74LS163是同步清零8．D3，D2，D1，D09．Q3，Q2，Q1，Q0二、选择题1．C2．A3．A4．B5．D6．D三、判断题1．√2．√3．×4．√5．×6．√四、问答题1．答：异步清零是指清零操作不受CP脉冲和其他输入信号的影响，属优先级最高的一种控制；同步清零是在时钟脉冲CP到达时刻才能清零。2．答：异步置数是指置数操作不受CP脉冲限制；同步置数是指置数操作与时钟脉冲CP边沿同步。3．答：时钟脉冲信号CP和计数器输出信号Q0，Q1，Q2，Q3的频率依次降低了二分之一，这就是计数器的分频作用。任务三组装与测试集成二进制加/减可逆计数器一、填空题1．4二异步异步数据加减2．2113．UPDOWN4．DOWNUP二、选择题1．C2．B3．A4．C5．B三、绘图题答案见教材第144页图4—16、图4—18。43 任务四组装与测试集成十进制加/减可逆计数器一、填空题1．4十异步异步数据加/减2．211二、选择题1．C2．B3．A4．C5．B6．C三、绘图题1．答案见教材第147页图4—20和图4—21。2．答案见教材第148页图4—22和图4—23。43 任务五组装与测试任意进制计数器一、填空题1．二四五八十十六2．清零置数3．n-m二、选择题1．A2．D3．A4．C5．B三、问答题1．答：利用清零法转换计数器数制时，由于计数过程中跳过了原有产生进位信号的状态1111，所以没有进位信号输出，因此输出进位信号必须通过译码电路才能得出。2．答：在利用同步置数法转换计数器数制时，把预置数据输入端置成其他状态，而不置成0000，然后使该电路从该状态开始加1计数。这种方法的优点是利用了原计数器的进位端，不需要另加进位译码电路，电路结构简单。缺点是计数器不从0开始计数。四、设计题1．将0110作为译码信号。2．将1000作为译码信号。3．第13个脉冲到达时输出状态1101。4．将0111作为译码信号。任务六组装与测试多级任意进制计数器一、填空题1．大于2．8421BCD43 二、分析题1．答：A信号为两级计数器异步低电平清零；B信号提供CP时钟计数脉冲；C信号为两级计数器进位信号。2．答：集成计数器片1的使能端接高电平具有计数功能，即来一个CP脉冲上升沿时，计数器对CP脉冲进行增1计数。而片2的使能端接片1的进位信号输出端，则表示当片1的进位输出端为0时，集成计数器片2数据保持；当片1的进位输出端为1时，集成计数器片2对CP脉冲进行增1计数，以实现传送进位信号。3．答：集成计数器片1数据输出端Q0，Q1，Q2，Q3各具有1/2、1/4、1/8、1/16的分频功能。4．答：集成计数器片2数据输出端Q0，Q1，Q2，Q3各具有1/32、1/64、1/128、1/256的分频功能。5．答：该计数器是同步触发方式。6．答：电路逻辑功能是同步256进制加法计数器。三、设计题任务七组装与测试集成二—五—十进制计数器一、填空题1．两422．二五十3．842154214．百二、设计题1．43 2．任务八组装与测试数据寄存器一、填空题1．数据触发器2．数据移位3．预置接收保存输出4．并行并行5．串行串行6．移位脉冲二、选择题1．C2．A3．C4．A5．C6．B7．A8．D三、设计题1．设置M1M0=11，使移位寄存器为数据并行输入/输出工作方式，并将寄存器的数据输入端设为D3D2D1D0=1010，在脉冲信号的上升沿寄存器输出端Q3Q2Q1Q0=1010。2．设置M1M0=10，使移位寄存器为数据串行左移工作方式。43 综合练习四一、填空题1．时钟脉冲2．161111B3．101001B4．3475．连在一起6．触发器7．输入输出输入输出8．44二、判断题1．×2．√3．×三、分析题1．这是一个同步16位二进制加法计数器，也可以作为16级分频器。2．表4-2片1输出频率(Hz)片2输出频率(Hz)片3输出频率(Hz)片4输出频率(Hz)Q016384Q01024Q064Q04Q18192Q1512Q132Q12Q24096Q2256Q216Q21Q32048Q3128Q38Q30.5四、设计题1．2．43 43 课题五组装与测试555时基电路和石英晶体多谐振荡器电路任务一组装与测试555延时控制电路一、填空题1．模拟数字2．延时波形脉冲3．4.5～162004．两5．低电平触发输出直接复位电压控制高电平触发放电二、选择题1．B2．C3．B4．A5．B三、判断题1．√2．√3．√四、计算题1．解：tW=1.1RC=1.1×47×103×33×10-6=1.7s2．解：R=tW/（1.1C）=5/(1.1×47×10-6)=96kΩ任务二组装与测试555施密特触发器一、填空题1．两回差2．上3．下二、选择题1．B2．C3．A4．C5．A三、计算题1．解：上门槛电压U+=2/3UCC=2/3×9=6V下门槛电压U-=1/3UCC=1/3×9=3V回差电压6-3=3V电压转移特性如右图所示。2．解：上门槛电压U+=5V下门槛电压U-=1/2U+=2.5V回差电压5-2.5=2.5V电压转移特性如右图所示。43 任务三组装555时钟脉冲信号发生器一、填空题1．矩形2．占空比3．慢快慢快4．截止充5．导通放二、计算题解：任务四组装与测试石英晶体秒脉冲振荡器一、填空题1．压电2．尺寸形状3．514154．14二计数分频振荡1.0～158MHz5．248326412825651210242048二、判断题1．×2．×3．√综合练习五一、绘图题二、分析题1．答：当手未碰金属触摸片时，②脚、⑥脚均为高电平，输出端③脚为低电平，发光二极管LED灭。当手碰金属触摸片时，由于②脚感应低电平，输出端③脚为高电平，发光二极管LED亮。同时⑦脚放电管截止，电源+6V经200KΩ电阻对50µF电容器充电，经过充电延时时间，②脚、⑥脚均为高电平，输出端③脚为低电平，LED自动熄灭。发光二极管LED亮的时间为：43 2．（1）答：按钮S未按下时：第1个555延时定时器输出为低电平，控制第2个555定时器不能工作；第2个555定时器构成多谐振荡器，由于复位端为低电平，所以输出为低电平状态，喇叭不发音。（2）答：每按动一下按钮S后：第1个555定时器输出为高电平，并处于延时状态。第2个555定时器由于复位端为高电平，所以输出多谐振荡信号，振荡频率为649Hz，喇叭发音。第1个555定时器延时5.6s时间到，控制第2个555定时器停止振荡输出。43 课题六半导体存储器的应用任务一应用ROM制作彩灯控制器一、填空题1．二2．电擦除只读反复擦除或改写3．12异高4．电擦除只读160000H～0FFFFH88二、选择题1．C2．D3．B4．B5．B三、判断题1．×2．×3．√4．√5．√6．√7．√四、分析题1．2．答：需要使用存储器W27C512的A0～A2地址线。存储8个显示状态数据的地址码从小到大依次是00H～07H。计数器CD4040的复位端连接本身芯片的Q4。任务二应用ROM实现组合逻辑函数一、填空题1．22．“或”3．168二、选择题1．C2．A三、设计题（1）它们的最小项表达式为：43 （2）（3）输入变量ROM输出/逻辑函数真值表存储器ABCD3/Y4D2/Y3D1/Y2D0/Y1数据码地址码000100109H0000H00111100EH0001H010010105H0002H01111100EH0003H100001002H0004H101010105H0005H110001002H0006H111100109H0007H任务三应用ROM实现乘法运算表设计题1．（1）（2）43 乘数ROM输出/乘积真值表存储器A1A0B1B0D3/S3D2/S2D1/S1D0/S0数据码地址码0000000000H0000H0001000000H0001H0010000000H0002H0011000000H0003H0100000000H0004H0101000101H0005H0110001002H0006H0111001103H0007H1000000000H0008H1001001002H0009H1010010004H000AH1011011006H000BH1100000000H000CH1101001103H000DH1110011006H000EH1111100109H000FH2．（1）（2）加数ROM输出/和真值表存储器A1A0B1B0D3D2/S2D1/S1D0/S0数据码地址码0000000000H0000H0001000101H0001H43 0010001002H0002H0011001103H0003H0100000101H0004H0101001002H0005H0110001103H0006H0111010004H0007H1000001002H0008H1001001103H0009H1010010004H000AH1011010105H000BH1100001103H000CH1101010004H000DH1110010105H000EH1111011006H000FH任务四学习随机存储器RAM一、填空题1．读写消失2．选中禁止3．写入读数4．10102441K×4位5．位字二、绘图题1．2．43 综合练习六设计题1．（1）（2）小组成员ROM输出/Y真值表存储器ABCDD3D2D1D0/Y数据码地址码0000000000H0000H0001000000H0001H0010000000H0002H0011000000H0003H0100000000H0004H0101000000H0005H0110000000H0006H0111000101H0007H43 1000000000H0008H1001000101H0009H1010000101H000AH1011000101H000BH1100000101H000CH1101000101H000DH1110000101H000EH1111000101H000FH2．（1）（2）余3码ROM输出/8421BCD码存储器ABCDD3/Y3D2/Y2D1/Y1D0/Y0数据码地址码000011110FH0000H000111110FH0001H001011110FH0002H0011000000H0003H0100000101H0004H0101001002H0005H0110001103H0006H0111010004H0007H1000010105H0008H1001011006H0009H1010011107H000AH43 1011100008H000BH1100100109H000CH110111110FH000DH111011110FH000EH111111110FH000FH43 课题七可编程逻辑器件GAL的应用任务一应用GAL制作8路输出控制器一、填空题1．1682．与或3．input=[D3…D0]input=[D3，D2，D1，D0]4．简单模式复杂模式寄存器模式5．硬件描述6．输入逻辑取反逻辑取反二、选择题1．B2．A3．C三、判断题1．×2．√3．√4．√四、分析题1．CTRLD0Q0001010100111从Q0的真值表可以看出，相同为1，相异为0，所以是同或门逻辑（或异或非逻辑）。2．从DOC文件可以看出，这是一个异或非逻辑表达式。任务二应用GAL制作复合逻辑门电路一、填空题1．加减乘无符号整除左移右移2．非（取反）与或异或异或非（同或）3．等于不等于小于小于或等于大于大于或等于二、设计题moduleDS010gatedevice′P16V8S′;a,b,c,d,epin1,2,3,4,5;f,g,h,ipin6,7,8,9;u,v,x,ypin19,18,16,15;equations54 u=a#b;v=!c;x=d$e;y=!(f&g&h&i);end任务三应用GAL制作十进制数码显示器一、填空题1．组合型输出寄存器型输出D型触发器JK型触发器SR型触发器T型触发器2．输出为组合逻辑型3．表格表格表头向量和表格二、设计题moduleDS020bcd3device′P16V8S′;i1,i2,i3,i4pin1,2,3,4;a,b,c,dpin19,18,17,16istype′com′;truth_table([i4,i3,i2,i1]－>[a,b,c,d,])[0,0,0,0]－>[0,0,1,1][0,0,0,1]－>[0,1,0,0][0,0,1,0]－>[0,1,0,1][0,0,1,1]－>[0,1,1,0][0,1,0,0]－>[0,1,1,1][0,1,0,1]－>[1,0,0,0][0,1,1,0]－>[1,0,0,1][0,1,1,1]－>[1,0,1,0][1,0,0,0]－>[1,0,1,1][1,0,0,1]－>[1,1,0,0][1,0,1,0]－>[0,0,0,0][1,0,1,1]－>[0,0,0,0][1,1,0,0]－>[0,0,0,0][1,1,0,1]－>[0,0,0,0][1,1,1,0]－>[0,0,0,0][1,1,1,1]－>[0,0,0,0]End任务四应用GAL制作4位左移寄存器一、判断题1．√2．√3．√4．×二、问答题1.答：关系赋值式“A=B”是组合逻辑赋值（把B的值立即赋给A54 ，没有延时，与时钟信号无关）；关系赋值式“A：=B”是寄存器赋值（在下一个时钟脉冲的有效沿，把B的值赋给A）2.答：编程语句[Q3..Q0].C=CLK表示Q3～Q0四个寄存器的时钟脉冲均为CLK。3.答：关系赋值语句Q0：=DIN表示对Q0寄存器赋值。在时钟脉冲到来时，Q0接受DIN端数据。是同步赋值。三、设计题4位右移寄存器的ABEL—HDL语言用户源文件如下。moduleDS030SR4device′P16V8R′;CLK,DIN,OEpin1,2,11;Q3,Q2,Q1,Q0pin19,18,17,16istype′REG′;equations[Q3..Q0].C=CLK;Q3：=DINQ2：=Q3Q1：=Q2Q0：=Q1end任务五应用GAL制作四进制加法计数器一、选择题1．C2．D3．D4．A5．A6．A二、设计题1．列出逻辑功能真值表时钟现态次态CLKQ2Q1Q0COQ2Q1Q0↑0000001↑0010010↑0100011↑0110100↑1000101↑1010110↑1101111↑11100002．输出逻辑状态方程为：Q0=Q1=Q0Q1Q2=Q0×Q1Q2C0=Q0×Q1×Q254 3．应用方程式编写3位八进制加法计数器ABEL—HDL语言用户源文件如下。ModuleDS040Cont38device"P16V8R";clk,clr,OEpin1,2,11;CO,Q2,Q1,Q0pin19,18,17,16;equations[Q2..Q0].c=clk;Q0:=clr&!Q0;Q1:=clr&(Q0$Q1);Q2:=clr&(Q0&Q1$Q2);CO=Q2&Q1&Q0;end任务六应用GAL制作十进制加法计数器一、问答题1．答：ABEL—HDL语言中“^b，^o，^d，^h”分别表示二进制、八进制、十进制和十六进制，^d可以省略不写。2．答：ABEL—HDL语句“S1=^B001”表示S1状态为二进制001B。3．答：ABEL—HDL语言中“state_diagram”是状态图关键字。4．答：ABEL—HDL语句“IFaTHENbWITHcELSEd”表示当下一个脉冲到来时，如果（IF）条件为真（a=1）,状态就（THEN）转移到b状态，同时实现（WITH）组合逻辑c；否则（ELSE）转移到d状态。5．答：ABEL—HDL语句“GOTOa”表示无条件转移到a状态。二、设计题1．列出逻辑功能真值表时钟现态次态CLKQ2Q1Q0COQ2Q1Q0↑0000001↑0010010↑0100011↑0111100↑10000002．应用状态图编写3位五进制加法计数器的ABEL—HDL语言用户源文件如下。moduleDS050cnt15device"P16v8R";Clk,Clr,OE,COpin1,2,11,19;Q2,Q1,Q0pin18,17,16istype"reg";S0=^b000;S4=^b100;S1=^b001;S5=^b101;54 S2=^b010;S6=^b110;S3=^b011;S7=^b111;equations[Q2,Q1,Q0].c=Clk;state_diagram[Q2,Q1,Q0]StateS0:IF!ClrTHENS1WITHCO=0ELSES0;StateS1:IF!ClrTHENS2WITHCO=0ELSES0;StateS2:IF!ClrTHENS3WITHCO=0ELSES0;StateS3:IF!ClrTHENS4WITHCO=0ELSES0;StateS4:IF!ClrTHENS0WITHCO=1ELSES0;StateS5:gotoS0;StateS6:gotoS0;StateS7:gotoS0;end综合练习七一、选择题1．D2．D3．D4．C5．4位十进制加法计数器同步进位输出端CO（↑有效）的状态方程是（C）。A．CO=B．CO=C．CO=D．CO=二、分析题1．各输出端的逻辑状态方程为：Q0=CLR×CO×Q1=CLR×CO×Q0Q1Q2=CLR×CO×Q0×Q1Q2Q3=CLR×CO×Q0×Q1×Q2Q3CO=2．逻辑功能真值表如下：时钟现态次态CLKQ3Q2Q1Q0COQ3Q2Q1Q0↑000010001↑000110010↑001010011↑00111010054 ↑010010101↑010110110↑011010111↑011111000↑100001001↑1001100003．确定电路的逻辑功能答：电路的逻辑功能是十进制加法计数器，计数范围为0000B～1001B，在正常计数状态下，每来一个脉冲CLK上升沿，计数器状态加1。CLK是时钟脉冲输入端；CLR是低电平有效同步清零端；Q3～Q0是逻辑输出端；是输出3态使能控制端。CO是进位输出端，当输出状态为1001B时，CO=0；在下一个时钟脉冲信号到来时，产生脉冲上升沿进位信号。三、设计题1．用方程式法：ModuleDS070Cont30device"P16V8R";clk,clr,OEpin1,2,11;CO,Q4,Q3,Q2,Q1,Q0pin19,18,17,16,15,14;equations[Q4..Q0].c=clk;Q0:=CO&clr&!Q0;Q1:=CO&clr&(Q0$Q1);Q2:=CO&clr&(Q0&Q1$Q2);Q3:=CO&clr&(Q0&Q1&Q2$Q3);Q4:=CO&clr&(Q0&Q1&Q2&Q3$Q4);CO=!(Q4&Q3&Q2&!Q1&Q0);end2．用状态图法：ModuleDS071Cont030device"P16V8R";clk,Clr,OEpin1,2,11;CO,Q4,Q3,Q2,Q1,Q0pin19,18,17,16,15,14;S0=^b00000;S7=^b00111;S14=^b01110;S21=^b10101;S28=^b11100;S1=^b00001;S8=^b01000;S15=^b01111;S22=^b10110;S29=^b11101;S2=^b00010;S9=^b01001;S16=^b10000;S23=^b10111;S30=^b11110;S3=^b00011;S10=^b01010;S17=^b10001;S24=^b11000;S31=^b11111;S4=^b00100;S11=^b01011;S18=^b10010;S25=^b11001;S5=^b00101;S12=^b01100;S19=^b10011;S26=^b11010;54 S6=^b00110;S13=^b01101;S20=^b10100;S27=^b11011;equations[Q4..Q0].c=clk;state_diagram[Q4,Q3,Q2,Q1,Q0]stateS0:IF!ClrTHENS1WITHCO=1ELSES0;stateS1:IF!ClrTHENS2WITHCO=1ELSES0;stateS2:IF!ClrTHENS3WITHCO=1ELSES0;stateS3:IF!ClrTHENS4WITHCO=1ELSES0;stateS4:IF!ClrTHENS5WITHCO=1ELSES0;stateS5:IF!ClrTHENS6WITHCO=1ELSES0;stateS6:IF!ClrTHENS7WITHCO=1ELSES0;stateS7:IF!ClrTHENS8WITHCO=1ELSES0;stateS8:IF!ClrTHENS9WITHCO=1ELSES0;stateS9:IF!ClrTHENS10WITHCO=1ELSES0;stateS10:IF!ClrTHENS11WITHCO=1ELSES0;stateS11:IF!ClrTHENS12WITHCO=1ELSES0;stateS12:IF!ClrTHENS13WITHCO=1ELSES0;stateS13:IF!ClrTHENS14WITHCO=1ELSES0;stateS14:IF!ClrTHENS15WITHCO=1ELSES0;stateS15:IF!ClrTHENS16WITHCO=1ELSES0;stateS16:IF!ClrTHENS17WITHCO=1ELSES0;stateS17:IF!ClrTHENS18WITHCO=1ELSES0;stateS18:IF!ClrTHENS19WITHCO=1ELSES0;stateS19:IF!ClrTHENS20WITHCO=1ELSES0;stateS20:IF!ClrTHENS21WITHCO=1ELSES0;stateS21:IF!ClrTHENS22WITHCO=1ELSES0;stateS22:IF!ClrTHENS23WITHCO=1ELSES0;stateS23:IF!ClrTHENS24WITHCO=1ELSES0;stateS24:IF!ClrTHENS25WITHCO=1ELSES0;stateS25:IF!ClrTHENS26WITHCO=1ELSES0;stateS26:IF!ClrTHENS27WITHCO=1ELSES0;stateS27:IF!ClrTHENS28WITHCO=1ELSES0;stateS28:IF!ClrTHENS29WITHCO=1ELSES0;stateS29:IF!ClrTHENS0WITHCO=0ELSES0;stateS30:gotoS0;stateS31:gotoS0;end54 课题八数模与模数转换器的应用任务一组装与测试数模转换器DAC一、填空题1．数模2．电阻网络3．电压4．85～15﹣10～﹢105．两二、选择题1．A2．C三、计算题1．解：当D3D2D1D0=0001B时，UO=﹣1/16UREF（20）=﹣1/16×10×1＝﹣0.625V当D3D2D1D0=1000B时，UO=﹣1/16UREF（23）=﹣1/16×10×8＝﹣5V当D3D2D1D0=1111B时，UO=﹣1/16UREF（23+22+21+20）=﹣1/16×10×15＝﹣9.375V2．解：当D7～D0=01H=00000001B时，UO=﹣1/256UREF（20）=﹣1/256×10×1＝﹣0.0391V当D7～D0=80H=10000000B时，UO=﹣1/256UREF（27）=﹣1/256×10×128＝﹣5V当D7～D0=0FFH=11111111B时，UO=﹣1/256UREF（27+26+25+24+23+22+21+20）=﹣1/256×10×255＝﹣9.96V任务二应用模数转换器ADC制作数字电位器一、填空题1．模数2．取样保持量化编码3．50～584．640kHz二、选择题1．C2．A3．B三、判断题1．√2．√3．√四、计算题解：刻度为0时，对应刻度的数字量是00H和0；刻度为1时，对应刻度的数字量是33H和51；刻度为2时，对应刻度的数字量是66H和102；54 刻度为3时，对应刻度的数字量是99H和153；刻度为4时，对应刻度的数字量是0CCH和204；刻度为5时，对应刻度的数字量是0FFH和255；综合练习八一、选择题1．D2．A3．C4．A5．D二、计算题1．解：I=UREF/R=10/10=1mA流过电子开关S0的电流：I0=I/16=1/16=0.0625mA流过电子开关S1的电流：I1=I/8=1/8=0.125mA流过电子开关S2的电流：I2=I/4=1/4=0.25mA流过电子开关S3的电流：I3=I/2=1/2=0.5mA输出模拟电压为：UO=﹣(I0+I1+I2+I3)Rf＝﹣(0.0625+0.125+0.25+0.5)×10=﹣9.375V或：UO=15/16×10=﹣9.375V*2．解：×16＝×16＝9.04V故输出的数字量是1001B。54 课题九制作接口电路任务一应用光耦制作输入接口电路一、填空题1．非线性线性2．光敏透明硅胶3．电－光－电二、判断题1．√2．√3．√三、简答题1．答：数字系统输入、输出接口电路的作用是：（1）实现生产现场与数字系统电气隔离，提高抗干扰性。（2）避免外部电路出故障时，外部强电侵入数字系统造成系统损坏。（3）输入电平转换。现场开关信号可能有各种电平，通过接口电路转换为标准逻辑电平。（4）驱动强电大功率负载工作。2．答：一是因为信号输入端与数字系统完全隔离；二是因为将电平信号转换为电流信号，通常噪声以尖脉冲形式出现，能量很小，不足以驱动光耦内部发光二极管发光，从而有效地屏蔽掉噪声信号；三是可以在输入端加入RC滤波电路来抑制噪声。任务二应用继电器制作输出接口电路一、填空题1．反偏二极管2．闭合分断3．截止饱和4．七5．低二、判断题1．√2．×三、简答题1．答：继电器线圈的额定工作电压有直流5V，6V，9V，12V，15V，24V等系列，继电器线圈的额定工作电压应选择等于线圈所在电路的工作电压。2．答：继电器触点额定电压与电流是指触点的负载能力。在使用继电器时，应考虑加在触点上的电压和通过触点的电流不能超过继电器触点的负载能力。任务三应用光耦制作输出接口电路问答题1．答：由于继电器触点的动作缓慢和触点簧片寿命原因，继电器输出接口电路只能应用于低速控制场合。2．答：光耦输出接口电路属于光电开关，本身无机械触点，工作频率高，所以光耦输出接口电路可以应用于高速控制场合。54 3．答：因为达林顿结构的光耦电路中，流过发光二极管的电流IF为1mA以上，电流变换效率高达数千，故可直接用CMOS集成电路来驱动。综合练习九一、问答题1．答：参见教材第252页图9—1，利用光电耦合输入接口电路。2．答：若数字电路的负载类型为低速，输出接口电路宜选择直流继电器。3．答：若数字电路的负载类型为高速直流，输出接口电路应选择晶体管型光耦。4．答：若数字电路的负载类型为高速交流，输出应选择晶闸管型光耦。二、思考题答：机械开关中电磁线圈系统与触点系统完全电隔离，具有良好绝缘性，触点可以承受较高电压和电流，可以接通或断开交直流负载电流。但触点动作缓慢，触点簧片寿命较短，所以机械开关只能应用于低速控制场合。电子开关无机械触点，具有寿命长、体积小、耐冲击、工作频率高等优点，故电子开关可以应用于高速控制场合。随着电子器件的迅速发展，在工业中已普遍应用具有高压、大电流的大功率晶体管。54'