第六七八章习题答案.doc 16页

'第六章习题答案1.判断题FTTFFFFFFTFFFTFFFTTT2.单项选择题ADBBDDAECCCBABBABBBC3.多项选择题ADBCABDGABBCDADEABDBCDFCDABCDEFABABEABCACDABCDFCDAABCEFABCACD4.填空题(1)16、64K(2)256、65536(3)中断服务子程序、4、段内偏移、段基、中断描述符表IDT、中断、中断服务例行子程序(4)标志、TF、IF、STI(5)IRET、IP、CS、FL(6)28、8、1、1(7)ICW1、OCW2、OCW3、ICW2、ICW3、ICW4、OCW1(8)0D、34、37(9)、2、2(10)中断一般结束、中断特殊结束、偶(11)3、16、6(12)24、3、(13)控制字、该计数器 (1)0、1、0、01(2)1、3(3)40、24、6(4)326H(5)4、12、27、5(6)40、39(7)8、65536(8)A0～A7、D0～D7、DMA页面寄存器(9)Intel925、Intel915、800、8、PCIExpress×1(10)提升、降低、极大提高(11)i915GV、i915GL、LGA775(12)PCI、分级5.简答题(1)I/O接口电路功能有哪些？简述之。I/O接口电路位于系统总线（或局部总线）与外设之间，用它适配两者来完成系统总线（或局部总线）与外设之间的数据传输(2)中断方式是如何实现主机和外设、外设与外设之间基本并行工作的？在中断传送方式中各个外设和主机并行工作，同时进行各自的操作。当某台外设完成了自身的输入或输出操作(即完成了下一个数据传送的准备)时，便向CPU申请中断，CPU收到中断请求信号后，可暂停正在运行的程序，转去执行为该外设服务的中断服务子程序来完成主机与外设间的数据交换，数据传送完毕CPU仍返回原来被中断的主程序继续执行，外设则继续进行下一个数据I/O操作。外设的I/O操作速度较慢，中断传送方式恰恰在这段较慢的过程中让主机和各个外设并行工作；仅仅在外设I/O过程完成后要求与主机交换数据时才暂停CPU主程序运行，而CPU输入／输出数据是很快的，因此中断方式基本实现了主机和外设的并行工作。(3)简述DMA方式的工作过程。DMA用硬件在外设和内存之间开辟直接的数据传输通道，这是一种不需要CPU介入的高速数据传输方法，直接存储器存取方式工作过程如下：当外设准备就绪后，通过I/O端口向DMAC发出“DMA请求”信号，要求DMA传送；接着DMAC向CPU发出HOLD总线请求信号，请求接管总线； CPU收到HOLD信号，如果不在总线封锁状态，则在现行总线周期结束后便给于响应，给出HLDA信号到DMAC，使CPU与三态的系统总线浮空；DMAC收到HLDA后，立即接管总线，并向I/O端口回送“DMA响应”信号，通知外设进行和内存之间的DMA传送。进行DMA传送。DMA传送的内存地址、读写控制信号及传送的字节数或字数由DMAC控制(通过对DMAC事先初始化编程来设置)。DMA传送结束。设定的字节数或字数传送完毕，或者外部给一个结束传送的控制信号，DMAC撤消向CPU的总线请求信号HOLD，结束DMA传送；CPU也撤除总线响应信号HLDA，重新控制系统总线继续运行原来的程序。(1)CPU响应中断后是如何根据8259A提供的中断类型码找到中断服务子程序入口的？简述之。将中断类型码左移2位（×4）得到中断矢量在中断矢量表中的偏移地址，据此在中断矢量表中找到4个字节的中断矢量，即中断服务子程序入口地址，将其前2个字节装入IP，后2个字节装入CS，根据CS:IP内容转到相应的中断服务子程序入口。(2)屏蔽中断源的中断，可以在计算机的哪些层面（部位）进行？它们的特点如何？对中断源的屏蔽可在系统级（即中断接口电路）层面和处理器级层面进行。在接口电路层面可以有针对性地对不同的中断源设置屏蔽与否，在处理器层面只能对所有的可屏蔽中断INTR统统实行屏蔽。(3)什么是异常？异常和中断有什么异同？中断是由I/O设备触发引起的一个异步事件，异常是处理器正在执行一条指令时检测到一个或多个满足预先设置条件而产生的一个同步事件。处理器对中断和异常的响应本质上是一样的，即响应时处理器都暂停当前程序的执行，转向去执行（已经预先编写好的）用于处理中断或异常的一段程序的过程。中断服务子程序执行完毕返回的是被中断程序的下一条指令，而异常故障处理程序的返回地址则指向引起该异常的指令。(4)异常有哪几种类型？按什么划分？异常按照通报异常的方式和是否支持引起异常指令的再启动分为故障(Fault)、陷阱(Trap)和失败(Aborts)三种。(5)在8259A的级联系统中，为什么一般主片设置为特殊全嵌套方式而从片设置为全嵌套方式？从片设置全嵌套方式，将从片所接的8个中断源按重要性程度依次设置成8个不同的优先级，IR0最高，IR7最低。而从片的中断请求接到主片的一条中断请求输入线上，主片认为从片来的中断请求都是同一级，所以主片必须设置为特殊全嵌套方式，对同一优先级中断请求能予以响应,使从片来的中断请求都予以响应，以保证从片优先级高的中断源能中断从片优先级低的中断源实现正确的中断嵌套。(6)简述8259A中断自动结束、一般结束和特殊结束的异同。中断结束处理就是使中断服务寄存器ISR中的对应位ISi位清0 。中断自动结束方式，是指系统进入中断服务过程前，8259A就自动将当前中断服务寄存器ISR中的对应位ISi清0了，中断返回前不需要向8259A输出中断结束指令。中断一般结束方式用于全嵌套工作方式。结束当前中断处理时，CPU用输出指令向8259A发出中断一般结束命令，把当前中断服务寄存器ISR内所有逻辑电平为1的位(对应已被响应的中断源)中的优先级最高的一位复位为0。中断特殊结束方式用在优先级循环方式中，结束当前中断处理时向8259A发送一条中断特殊结束命令，该命令中用3个二进位指明要清除当前中断服务寄存器ISR中的哪个ISi位（应是当前优先级最高的一位）。(1)CPU响应中断，在引脚上连续输出两个负脉冲，这两个负脉冲的作用各是什么？第一个负脉冲到达，8259A完成下列动作：使IRR的锁存功能失效，置1当前中断服务寄存器ISR的相应位，使刚刚置位的IRR相应位复位（清零）。第二个负脉冲到达时做三件事：恢复IRR对外部中断请求的锁存功能；将相应中断源的中断类型码送至数据总线D7～D0（供CPU读入）；如8259A工作在中断自动结束方式，则8259A在第2个负脉冲后沿将第1个负脉冲刚刚置1的ISR相应位清零。(2)简述从响应中断起到开始执行中断服务子程序，CPU共经历了哪几个总线周期？每个总线周期都执行了什么操作？执行2个中断响应总线周期，从数据总线上读取中断类型码；执行3个总线写周期，依次将标志寄存器FL及CS、IP入栈；再执行2个总线读周期，读入中断矢量装进IP和CS。然后按CS:IP值进入中断服务子程序。(3)列表说明8253/8254计数器/定时器的方式0与方式1、方式4与方式5、方式0与方式4、方式1与方式5各有何异同。不同工作方式比较工作方式共同点不同点方式0和方式1OUT输出：计数过程为低电平，计数结束为高电平触发方式：方式0由软件(装入计数初值)触发，方式1由硬件(GATE上升沿)触发。方式4和方式5计数值减为0时OUT输出一个CLK周期的负脉冲触发方式：方式4由软件(装入计数初值)触发，方式5由硬件(GATE上升沿)触发。方式0（计数结束中断）和方式4（软件触发选通）由软件触发启动计数，向计数值寄存器写入计数初值之后，下一个CLK的下降沿装入减1计数器开始计数。减至0，计数过程结束，无自动重装能力。OUT端输出信号不同。方式0的OUT端在方式设置后及计数过程中输出为低电平，计数结束立即变为高电平；方式4的OUT端信号在计数过程中输出高电平，计数结束时输出一个时钟周期宽度负脉冲。方式1（程控单稳）和方式5（硬件触发选通）由硬件触发启动计数，计数初值写入计数值寄存器后并不马上开始计数，而由门控信号GATE端的上升沿触发开始减1计数。OUT输出信号不同。方式1在计数过程中OUT端为低电平，持续时间为N个CLK宽度；方式5是在计数结束后输出一个CLK宽度的负脉冲。 (1)编制程序使PC/AT机的计数器/定时器2输出2000Hz的方波。说明方式控制字和计数初值是如何产生的？设频率为2.38MHz的时钟脉冲经D触发器分频接到8254定时器的CLK2端，而OUT2端输出2000Hz方波要求的计数初值为：1.19×106÷2000＝595＝253H控制字10110110，即0B6H。高2位表示对计数器/定时器2写入，次2位表示写16位，再次3位设置方式3（方波），最后1位规定二进制数。程序段如下：MOVAL,0B6HOUT43H,ALMOVAX,253HOUT42H,ALMOVAL,AHOUT42H,AL(2)简述8255A芯片通道B方式1输入的工作过程，用了哪几根联络控制线？它们的作用各是什么？通道B方式1输入使用了PC2、PC1、PC0作联络控制线，其作用以及工作过程如下：当输入设备数据准备好时，使输入的信号有效（该信号使用PC2），把输入数据锁存进该通道的数据寄存器，然后通道使输出的IBF（使用PC1）有效(变高)，IBF有效表明输入设备送来的数据已经送入通道数据输入缓冲器。只要CPU没有从该通道把数据读走，IBF便一直有效，向输入设备表明该通道暂时不能接收新的输入数据；直到CPU读取该通道中的数据，的上升沿使其无效，此时输入设备方可向通道输入下一个数据。通道用PCI0作中断请求信号INTR（输出，高电平有效）。当8255A的通道B允许中断(INTE=1)、且IBF=1时，INTR输出有效(为高)。当CPU响应中断并执行中断服务子程序读取数据后，INTR变为无效(低电平)。CPU也可以通过通道C读取B通道的状态（D1表示IBF有效否），用查询方式读入通道B的输入数据。(3)用8255A作打印机并行接口，请画出接口电路的连接图，并编制用查询方式输出打印字符的程序。 设译码器输出的为0F8H，即A口、B口、C口和控制口地址分别为0F8H～0FBH，方式选择控制字为10100000B,通道A为方式1输出。设欲输出的100个ASCII字符存放在数据段BUF开始的存储单元中，用8255A查询方式输出的程序段如下：MOVAL,0A0H;设置通道A为方式1输出OUT0FBH,ALLEASI,BUFMOVCX,99MOVAL,[SI];输出首个字符数据OUT0F8H,ALRLP:INAL,0FAH;从通道C读状态TESTAL,80H;输出缓冲器满吗?JZRLP;满表示通道A中的数据未送至打印机,继续查询INCSI;未满则数据已送打印机，CPU向通道A输出下一个数据MOVAL,[SI]OUT0F8H,ALLOOPRLP;100个送完否?未完继续…(1)简要说明8237A初始化编程的流程和各步中完成的工作任务。8237A的DMA通道在使用前必须对之初始化编程，其流程及相应任务如下：写入命令字确定芯片工作时序、各通道优先级方式、DMA请求与响应的有效电平、是否允许芯片工作等；写入方式字规定各通道数据传输类型和工作方式；向通道基本地址寄存器写入基地址确定通道DMA传输数据的存储器起始单元地址（16位）；向通道基本字节数寄存器写入DMA传输的基本字节数；屏蔽或开放相应的DMA通道。(2)简述8237A-5的各个通道在PC/XT机的具体用途。在PC/XT机中使用单片8237A-5，可支持4个DMA通道。通道0用于对DRAM进行刷新操作，通道1为同步通信保留，通道2用于软盘DMA传输，通道3用于硬盘DMA传输。(3)系统接口控制逻辑SICL有哪些主要功能？简述之。SICL接口控制逻辑功能如下： n支持PCI总线操作，数据传输率可达到133MB/s；以PCI总线频率的四分之一支持ISA或EIO总线操作。n增强的8254计数器/定时器，通过该计数器/定时器三个独立的计数器/定时器通道支持ISA总线的系统时钟、刷新请求和扬声器音调控制。n基于两个82C59A级联的中断控制器；有的SICL还支持输入/输出高级可编程中断控制器I/OAPIC（中断级数增至24）及串行中断控制协议。n基于两个82C37A级联的DMA控制器，具有4个8位DMA通道（按字节计数传输）和3个16位DMA通道（按字计数传输）；某些SICL还支持PCI设备的分布式DMA传输。n集成了USB接口主控器，具有不少于两个USB端口，最多可连接127个USB外设。n具有SMBUS系统总线管理功能：一个SMBUS主接口，允许CPU与SMBUS从控器通信；一个SMBUS从接口，允许外部主控器激活电源管理事件。n具有电源管理功能：可MODEM振铃唤醒、支持过热报警、具有睡眠/恢复逻辑。n系统实时时钟管理：有一个后备电源供电的不少于256字节的CMOSSRAM，支持日期时钟报警。n灵活的系统配置对外部模块进行16位端口译码，对所有不同模块实行动态禁止/允许，按系统配置对外设进行端口译码。(1)芯片组中北桥芯片主要作用是什么？南桥芯片的功能又是什么？分别简述之。北桥芯片实现系统主控逻辑，负责内存控制和支持高速数据处理等核心任务，如掌管L2Cache、监管内存、支持AGP及ECC数据纠错等；南桥芯片负责管理I/O设备及PCI-ISA桥接器等接口，实现USB总线传输和ACPI（高级能源管理接口）、直至KBC(键盘控制)和RTC(实时时钟)等。(2)支持Pentium4的芯片组主要有哪些？它们的主要性能怎样？简述之。有支持Socket423/478的i845、i850系列芯片组，和面向800MHz前端频率的i865和i875系列芯片组。前者芯片组支持Socket423结构的P4处理器，845PE芯片组支持Scket478结构的P4处理器；后者能同时支持插座为Socket478的800MHz和533MHz之FSB的Pentium4。第七章习题答案1.判断题FTFFTTTFTTTTFFTT 2.单项选择题AADCCDABBCDCADDC3.多项选择题BCDCDEACDBDCDABBDABDBDABDFBCDBCDADABDFBCBCD4.填空题(1)位、字符、帧(2)全双工、半双工、单工(3)一、垂直或水平、纵横、纵横(4)循环冗余校验、k、n-k(5)1、2、3(6)频分多路、时分多路、码分多路(7)数据终端、数据电路终接、DTE、DCE（8）25、9、、、、（9）、0、0、0、1（10）3F8、3FF、2F8、2FF(11)28、40、8251A（12）INT14H、4、AH、DX（13）USB主机、USB连接、USB设备、USB主机（14）1024、32（15）3、4、3、PID、DATA、CRC16（16）物理、链路、业务5.简答题（1）何为波特率系数？同步传输和异步传输的波特率系数各可以为多少？波特率(baudrate)指每秒钟传送二进制数据位数。采用串行同步通信，每个时钟发送(或接收)一个二进位，如果忽略同步字符等附加位，波特率就等于比特率，波特率系数为1。串行异步通信时，通常用n个时钟周期宽度来表示一个二进位数据，波特率等于时钟频率除以n，n就是波特率系数，通常为16或64，也可为1。(2)为什么奇偶校验不能检测出偶数个错误？说明原因。奇偶校验在每组数据位后加一位校验位，使包括校验码在内的数据代码中“1” 的个数恒为偶数个（偶检验）或奇数个（奇校验）。出现偶数个错误，奇偶校验仍显示正确结果，无法判断是否出错。(3)为什么CRC校验码在计算机网络设备中得到广泛应用？它能查出哪几种类型错误？CRC校验性能优秀，查错功能较强，但其编码、检错、纠错的算法复杂，但随着VLSI的发展，CRC的复杂算法都已由硬件电路实现，速度远高于软件计算，因此CRC校验码广泛用于计算机网络设备中。CRC校验码能查出：全部奇数个错，全部双错，全部不多于冗余位r=(n-k)的突发性错误；对(n-k+1)突发错，检出率为1-2-(r-1)，对大于(n-k+1)突发错，检出率为1-2-r。(4)串行通信同步传输收发时钟必须完全相同，如何做到这一点？要做到收发时钟完全相同，近距离传输时可加一条时钟信号线，用同一时钟发生器驱动发送和接收设备；远距离传输时可通过编码技术（如曼彻斯特编码等）将发送时钟信息附加到数据流中，在一条信号线上传输，接收端用锁相技术从数据流中提取时钟信号，得到同发送端在频率和相位上完全相同的接收时钟。(5)简述CRC的校验过程。CRC校验过程：将发送帧看成是一长串的二进制数位流，在发送的同时连续模2除以生成多项式，数据位发送完毕再接着发送模2相除所得到的余数；接收方将接收到的二进制数位流（包括余数）模2相除相同的生成多项式，若能除尽则认为传输无误，若除不尽肯定出错。（6）串行通信RS-232-C连接器的常见接线方式有哪几种？请图示说明。串行通信RS-232-C连接器的常见接线方式有：无联络线自发自收、有联络线自发自收、有联络线点到点单工通信、有联络线点到点全双工通信、无联络线点到点单工通信、无联络线点到点全工通信等多种。大致图示如下：（7）常见的9线RS-232-C连接是哪9根线？说明它们的名称、传输方向和作用。常用的连接9线说明如下：（数据终端准备好）与（数据装置准备好）：是DTE与DCE互向对方表明可以使用的一对联络线。前者DTE→DCE，后者DTE←DCE。（请求发送）与（允许发送）：是DTE与DCE之间进行发送数据的联络控制线。前者DTE→DCE，后者DTE←DCE。（载波检测）与 （振铃指示）：是DCE收到对方载波信号或振铃信号，告知DTE准备接收的联络信号。两者都是DTE←DCE。TxD：发送数据线DTE将串行数据经TxD端发送至DCE。RxD：接收数据线DTE从RxD端接收DCE送来的串行数据。SG：信号地。(8)8251A与Modem之间的联络信号线有哪几根？说明各信号线的名称、有效电平和传输方向。有4根，说明如下：(DataTerminalReady)数据终端准备好，输出，低电平有效。8251A→Modem。(DataSetReady)数据装置准备好，输入，低电平有效，8251A←Modem。(RequestToSend)请求发送，输出，低电平有效，8251A→Modem。(ClearToSend)允许发送，输入，低电平有效，8251A←Modem。(9)简述8251A数据发送过程，并说明数据是如何由并行转换成串行的？设置好8251A方式字（规定数据格式、通信方式和通信波特率）后，CPU输出命令字到8251A，使其与引脚有效（通知Modem），待Modem来的、以及8251A的TxRDY引脚有效（读状态字识别）后，CPU用输出指令将发送数据输出至8251A的发送数据缓冲寄存器（TxRDY变为无效），发送数据缓冲寄存器的内容再送至发送移位寄存器（此时TxRDY又变为有效，等待CPU送来下一个发送数据），发送移位寄存器按照发送时钟TxC的节拍将其内容一位一位地移到TxD输出数据线上，将数据由并行转换成串行，逐位发送出去。当发送移位寄存器移空时，发送数据缓冲寄存器内容自动装入发送移位寄存器，接着发送下一个字符的各位，如此不断重复，使数据发送连续进行。(10)串行接口有哪些优点？举例说明你所使用的计算机中串行接口的例子（3个以上）。串行接口线缆省、接点少、接续简单，因此成本低、可靠性高，传输速率可以很高，能弥补甚至反超因传输线少（因此同时传输的位数少）而造成的数据传输速率的降低。计算机键盘到主板、光驱到存储器、硬盘到主机的数据传输都有串行接口位于传输路径上。（11）简述USB接口性能，举例说明USB的应用。USB接口性能如下：n支持同步与异步传输，USB1.1数据传输速率高达12Mbps，USB2.0最高480Mbps。n一个UBS接口最多可连接127台外设，整个连接采用树型分层管理，最多支持5层集线器。n四芯连线：2根用于差分信号的数据线，2根电源线。n最大接线长度5米左右。n即插即用，支持设备带电热插拔。n增删外设简单方便，系统会自动搜索、识别、配置新外设，会自动收回已撤消外设所占用的资源。 n可提供或接受外设电源。使用USB的设备日益增多，USB应用不胜枚举，如数码相机、移动硬盘、U盘、扫描仪等等，甚至鼠标、键盘。（12）USB设备有哪两类？你所使用USB功能部件有哪些？说明它们的功能和作用。USB设备有集线器Hub和功能部件两类。常用的USB功能部件有U盘、移动硬盘：用作移动存储，数码相机：制作、存储、传输图像，等等。（13）简述IRP的执行过程。首先客户以输入/输出请求包IRP的标准形式向USBD请求数据传送，在IRP中填有信道句柄（唯一标识信道的值）、客户通知标志、数据缓冲区的首地址和长度；然后交给USB系统层。收到IRP后，USB系统层根据信道标志和用户标志决定工作缓冲区的大小，在IRP中填入工作缓冲区的首地址及长度后再交给下层的主机控制器。主机控制器根据请求的特点及当前工作状况，决定IRP请求的处理方式。执行过程中，IRP被分解成多个传送，每个传送又分成多个事务，各种事务有不同的格式，根据端口类型而变化，有四种类型：批处理、建立、中断和同步。事务被打包，在USB电缆线上传输，在时间上一般分为三个时段（称时相）：在标记时相发送标记包PID，表明传输方向和类型，在数据时相发送若干个数据包，在握手时相传输握手包以表明是否正确接收。主机控制器在IRP中加入IRP结束状态。处理完IRP后，主机根据IRP中的客户标志通知客户。（14）什么是帧列表？简述USB传输中帧列表的作用。USB传输的每一帧中第一个传输描述子TD的存储地址为该帧的入口，有32位宽。把不超过1024帧的每一帧入口排列成一个存储矩阵，每个入口与一个特定的帧相对应，这就是帧列表。帧列表作为帧调度缓冲区，有4KB（一页）大小，位于系统存储器中。帧列表在USB传输中起到索引、调度、链接所传输数据的作用。由帧列表中帧指针找到传输对象的传输描述子TD或队列头QH，传输描述子TD（或QH）表达了用户在USB端口上进行数据传输的一些特性，包含指向数据缓冲区的指针（32位），还有控制与状态信息（32位，说明TD是否有效、包检测、USB设备速度选择、实际传输长度、出错情况等）、包头的TD令牌，以及指向下一个数据对象的连接指针（32位），等等。USB具有四种不同类型的TD对应四类传送，通过帧列表就可以找到、链接要传送的信息包，正确调度，快速、有序地按帧串行传送数据。(15)简述USB队列是如何组织的？队列头QH有几个指针？各多少位？都指向什么？USB队列用于组织控制传送、中断传送和批传送等三类传送。队列以队列头QH开始，队列元素纵向排列，每个元素以TD依次连接；队列之间用QH横向连接。队列头QH有两个双字长即32位的连接指针，其中第一个双字为横向（又称水平）指针，即队列头连接指针，用于链接另一个传输队列，各个队列用QH依次连接起来，构成队列阵；第二个双字为纵向（又称垂直）指针，即队列元素连接指针，指向队列中第一个数据结构。队列中各元素都以TD这样的数据结构依次链接起来，各元素组成一列纵队。 队列的纵向指针通常指向一个TD，若指向另一个QH时将装入一个新的队列。(16)IEEE1394总线主要应用于什么场合？与USB有何不同？IEEE1394总线主要用于视频音像等多媒体高吞吐量的数据传输，如DVD播放机、数字电视、数字顶置盒、便携式摄录像设备和数字卫星接收装置等。而USB广泛用于各种外设接口，如键盘、鼠标、扫描仪、Modem、打印机、移动存储、游戏杆等，适应各种速率的数据传输，其最高速率低于IEEE1394。第八章习题答案1.判断题FTTFTTTTFT2.单项选择题BBCBCC(B/D)BBC3.多项选择题BCDFACDFBDFBCDABEFABACABCDEBDABC（注：第8题中“工作方式”四个字应该为“通道连接器”）4．填空题(1)地址、数据、控制(2)总线请求和仲裁、寻址、数据传送、结束(3)24、16、DX间接、65536(4)98、100、32、32(5)124、8+4(6)32、64、132、264(7)地址、数据(8)500、8000(9)50、68、32(10)24（或25）、8、3、5、8（或9）5．简答题(1)传统总线结构中，局部总线连接哪些设备？系统总线和扩充总线又连接哪些设备？ 传统总线结构中，局部总线连接处理器和高速缓存，支持一个或多个高速局部设备（模块）；系统总线连接高速缓存、主存模块和扩充总线接口等；扩充总线接口来缓冲系统总线和扩充总线上的I/O控制器之间的数据传输，扩充总线可连接低速的网络设备和SCSI设备、Modem和串行设备，如打印机、扫描仪等。(1)高性能总线结构中，高速总线为什么能独立于处理器？它通过什么和ＣＰＵ局部总线相连？高速总线通过高速缓存/桥接器缓冲后经CPU局部总线与CPU相连，高速缓存/桥接器允许两者在传输速度与信号线定义等方面有所不同，这样处理器结构变化不影响高速总线，因此使高速总线能独立于处理器，反之亦然。(2)结合你所使用的计算机，简述Pentium机的总线结构，讲清有几级总线？各有什么作用？奔腾机体系结构采用分级的总线结构，一般大约有3～5级。与微处理器直接相连的是高速主总线系统，其上连接有高速缓存Cache和系统控制逻辑。系统控制逻辑一般称为“北桥”控制逻辑，其上有AGP接口（插显卡）、系统主存储器，下一级的PCI局部总线接口等，这些模块具有较高的数据传输率。PCI局部总线上连接有总线转换控制逻辑，通常又称“南桥”控制逻辑。南桥控制逻辑负责PCI总线接口与系统中数据传输率较低接口之间的数据交换（即引出更下一级的慢速总线传输），这些接口包括IDE接口、ISA总线接口、USB接口等(3)总线传输方式有哪几种？各有何特点？总线传输方式通常有四种：同步传输、异步传输、半同步传输和周期分裂式传输。同步方式的数据传输在一个共同的时钟信号控制下进行，时钟通常由时钟发生器/驱动器发出，经分频电路送到总线上的所有模块。总线操作有固定的时序，所有信号与时钟的关系在时序上是固定的，主控模块和受控模块之间没有其它的应答、控制信号。同步通信方式中系统的所有模块由单一时钟信号控制，突出的优点是简单快速，缺点是系统中快速模块必须迁就慢速模块，总线响应速度由速度最慢的模块确定，使系统整体性能大为降低。而且无法确知被访问的模块是否已经真正响应，故可靠性亦较低。异步方式又称应答方式，数据发送部件和接收部件之间没有公用的时钟和固定的时间间隔，依靠相互制约的“握手”信号来协调双方，实现传输的时序控制。异步通信方式，两个模块的互锁控制信号要经过两个来回传送，因此总线周期长，传输速度慢，然可靠性较高。半同步方式兼具同步与异步两者长处而产生的一种混合传输方式。该方式中有一个共同的系统时钟脉冲信号(一般由主控模块发出)，用作各模块部件动作的时间基准，另外还至少有一条握手线如WAIT（等待），由受控器发给主控器。如果受控模块速度足够高，能和主控模块在规定的时序内完成读写操作，则WAIT信号一直处于无效状态，主控和受控模块按同步方式工作；当受控模块速度慢、不能在规定的时间内完成读写操作时，受控器就使等待信号WAIT 有效，主控和受控模块就差不多按异步方式工作。半同步传输方式中，慢速的模块与快速主模块按异步方式通信，而快速模块与主模块按同步方式通信，具有良好的适应性，既有同步传输的快速，又有异步传输的灵活可靠。周期分裂式总线传输方式把一个总线读周期分裂成两个独立的子传输周期。主控器申请总线获准后进入第一个子周期，主控器将命令、访问对象的地址及自己的编号(主控器的地址)通过总线发送给受控器，经握手信号线的一问一答确认受控器已经收到这些信号后，双方立即和总线断开，以便其它主控器占用总线。当受控器经寻址和读出过程已准备好主控器所要的数据后，再像主控器一样申请总线，获准后进入第二个子周期，受控器将主控器的编号、自己的地址及已读出的数据经系统总线送给请求的主控器。周期分裂式传输既适应了慢速模块(外设)的运行，又不降低系统整体性能。在系统具有多个主控模块的情况下，基本消除了传输过程中的空闲等待状态，提高了总线的利用率。但该方式中的每个模块都必须具有总线请求的功能，每个模块既是主控器又是受控器，增加了模块的逻辑复杂性。(1)PCI桥在PCI总线操作中起什么作用？它是如何使CPU脱离对I/O的直接控制从而使CPU与PCI并行工作的？PCI桥就是PCI总线控制器，它独立于处理器，采用独特的FIFO(先进先出)式的中间缓冲器设计，将处理器子系统与外围设备分开。CPU输出数据，先把成批数据送到PCI缓冲器；然后再由PCI总线控制器将数据写入挂在PCI总线上的输出设备，在此写入过程中，CPU可以并行执行其他操作。读入时也是由PCI桥先把输入设备的数据成批装进PCI缓冲器中，在此过程中CPU可并行执行其它操作；整个数据块装入缓冲器后，再快速读进CPU。因此PCI总线和CPU总线的操作互相分离，互不影响。(2)PCI总线为什么能在Pentium机中得到广泛的应用？它有哪些优越的性能？PCI总线是一种开放的、不依赖于任何微处理器的先进的局部总线，速度很高，性能优秀：(1)PCI支持广泛的基于微处理器的配置，包括单处理器和多处理器系统，支持迸发工作，特别适用于高速数据传输；(2)PCI总线与CPU异步工作，PCI总线上的外设可与CPU并行工作；(3)兼容性好，PCI总线不受CPU限制，可同时支持多组外围设备，能兼容已有的ISA、EISA、MCA、VESA等总线；(4)具有PnP(PlugandPlay：即插即用)功能。PCI卡内含有256个字节的配置寄存器，PCI卡一插入到PCI槽中，BIOS将根据读到的该扩展卡信息，结合系统的实际情况为插卡分配存储空间、端口地址、中断号和某些定时信息，从根本上免除了跨接跳线、设置DIP开关、指定中断号等麻烦的手工操作。因此PCI总线在奔腾机中得到广泛的应用。(3)串行传输有什么特点？为什么下一代总线标准PCIExpress采用串行传输方式？它有哪几种工作方式？串行传输是所传数据代码在一条传输线上一位一位顺序传送，所用传输线少、接点少、设备简单，因此可靠性高。 传统的总线技术通过提高并行传输的位数来提高性能，并行位数越多，制造难度越大，成本也越高。随着速度的提升，针头、接脚、线缆、布线等诸多方面很难解决同步问题，传统并行总线中与数据信号同时传输的源同步时钟信号频率只能达到1GHz。为了进一步提高传输速率，下一代总线标准PCIExpress采用了串行传输方式，传输速率极大提高，PCIExpress×32（32通道）双向传输带宽高达16GB/s。PCIExpress总线采用点对点的串行传输方式。(1)PCI-X总线有那些特点？在相同频率下，PCI-X总线的性能比PCI总线能提高多少？PCI-X总线的特点如下：nPCI-X支持66/100/133MHz工作频率，支持32/64位总线宽度，允许的最大带宽大1066MB/s。nPCI-X的传输速率可随设备而变化，设备支持66MHz（或100MHz或133MHz），PCI-X就工作于66MHz（或100MHz或133MHz），不再像PCI那样固定不变。nPCI-X允许目标设备与单个PCI-X设备交换数据，避免PCI总线必须在目标设备和总线之间频繁地交换数据。nPCI-X总线能自动移除没有任何数据传输的设备，以减少PCI设备之间的等待时间。PCI-X性能优越，在相同频率下比PCI的性能提高14%～35%。(2)AGP是为哪些需要而设计的接口？为什么Pentium机主板上只有一个AGP插槽？AGP是专为3D显示而开发的一种高性能的内部互连总线，以66MHzPCI2.1规范为基础的点对点连接的总线。通常微机只有一个显示器，只需一条高速数据传送通道在系统内存和显示卡图形控制器之间进行数据传输即可，所以Pentium机主板上只有一个AGP插槽。(3)SCSI总线的数据传输操作有哪几个阶段？各个阶段完成什么工作？简述之。SCSI总线的数据传输操作有四个阶段，即空闲期、仲裁期、选择（或重新选择）期、信息传输期。所有设备的数据传输都已结束，没有设备进行数据传输，总线进入空闲期。当有一个或多个设备争用总线时，进入仲裁期，经仲裁，高优先级设备获得总线使用权，其他设备退出。获得总线的设备为主设备，成为起始端，启动SEL进入选择阶段，在对应的两条数据线上使自身ID和目标端ID有效，选中目标端设备。在信息传输期，目标端使C/D信号为“C”，进入命令阶段，目标端使REQ有效，请求起始端发送命令的第一个字节（操作码），起始端和目标端使用REQ/ACK握手信号传送命令的操作代码及其后的附加字节；目标端接受和解释命令后，使C/D信号为“D”，使总线处于数据传输阶段，并启动I/O线，在起始端和目标端之间用REQ/ACK握手信号线协调在数据线上传输数据；所有的请求数据传输完之后，目标端使C/D信号为“C”，把状态字节传送到起始端；最后，目标端使MSG信号有效，使总线处于消息输入阶段，传送命令完成的有关消息。起始端收到消息字节，释放总线，这时若没有设备争用总线，则总线处于空闲期，否则总线进入仲裁期。 '